?? 溫馨提示：本資源由用戶 gdmichael 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請(qǐng)聯(lián)系我們刪除。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity counter is
Port ( clk : in std_logic;
resetn : in std_logic;
dout : out std_logic_vector(7 downto 0);
lcd_en : out std_logic;
lcd_rs : out std_logic;
lcd_rw : out std_logic);
end counter;
?? 共 1 個(gè)源碼文件 點(diǎn)擊文件名可在線查看源代碼
