資源簡(jiǎn)介：Protel 99 for Win在電路設(shè)計(jì)中的應(yīng)用
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專(zhuān)輯類(lèi)----PCB及CAD相關(guān)資料專(zhuān)輯 Protel-99-for-Win在電路設(shè)計(jì)中的應(yīng)用-281頁(yè)-9.5M.rar
上傳時(shí)間： 2013-04-24
上傳用戶：ggwz258
資源簡(jiǎn)介：專(zhuān)輯類(lèi)-PCB及CAD相關(guān)資料專(zhuān)輯-174冊(cè)-3.19G Protel-99-for-Win在電路設(shè)計(jì)中的應(yīng)用-281頁(yè)-9.5M.pdf
上傳時(shí)間： 2013-05-25
上傳用戶：diertiantang
資源簡(jiǎn)介：EDA軟件在電路設(shè)計(jì)中的應(yīng)用 摘要: 在EDA軟件的基礎(chǔ)上, 介紹了仿真功能在數(shù)字邏輯電路設(shè)計(jì)中的應(yīng)用, 佐證了由傳統(tǒng)實(shí)驗(yàn)教學(xué)向現(xiàn)代化創(chuàng)新性教學(xué)
上傳時(shí)間： 2013-04-24
上傳用戶：zhqzal1014
資源簡(jiǎn)介： PSpice軟件作為電路系統(tǒng)仿真中具有特色軟件之一，其具備了改善電子電路的設(shè)計(jì)、優(yōu)化設(shè)計(jì)電路的功能。文中針對(duì)PSpice軟件的組成、功能及其在電子電路設(shè)計(jì)中的應(yīng)用進(jìn)行了論述，通過(guò)實(shí)例表明PSpice功能效率強(qiáng)大，且改善并優(yōu)化了電子電路的設(shè)計(jì)，在針對(duì) PSpic...
上傳時(shí)間： 2013-10-10
上傳用戶：shen007yue
資源簡(jiǎn)介：印制電路設(shè)計(jì)中的工藝缺陷
上傳時(shí)間： 2013-10-17
上傳用戶：李彥東
資源簡(jiǎn)介： PSpice軟件作為電路系統(tǒng)仿真中具有特色軟件之一，其具備了改善電子電路的設(shè)計(jì)、優(yōu)化設(shè)計(jì)電路的功能。文中針對(duì)PSpice軟件的組成、功能及其在電子電路設(shè)計(jì)中的應(yīng)用進(jìn)行了論述，通過(guò)實(shí)例表明PSpice功能效率強(qiáng)大，且改善并優(yōu)化了電子電路的設(shè)計(jì)，在針對(duì) PSpic...
上傳時(shí)間： 2013-11-08
上傳用戶：pei5
資源簡(jiǎn)介：電路設(shè)計(jì)中的EMC注意事項(xiàng),以及PCB設(shè)計(jì)中EMC的抑制辦法
上傳時(shí)間： 2014-07-11
上傳用戶：lhc9102
資源簡(jiǎn)介：講述在電路設(shè)計(jì)中的屏蔽問(wèn)題，這是個(gè)電路設(shè)計(jì)的傳統(tǒng)問(wèn)題，看看吧，有幫助的
上傳時(shí)間： 2016-03-09
上傳用戶：天誠(chéng)24
資源簡(jiǎn)介：RF無(wú)線射頻電路設(shè)計(jì)中的常見(jiàn)問(wèn)題及設(shè)計(jì)原則
上傳時(shí)間： 2014-01-17
上傳用戶：lo25643
資源簡(jiǎn)介：RF無(wú)線射頻電路設(shè)計(jì)中的常見(jiàn)問(wèn)題及設(shè)計(jì)原則
上傳時(shí)間： 2016-10-25
上傳用戶：qweqweqwe
資源簡(jiǎn)介：差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，差分線大多為電路中最關(guān)鍵的信號(hào)，差分線布線的好壞直接影響到PCB板子信號(hào)質(zhì)量。
上傳時(shí)間： 2014-01-25
上傳用戶：zhaoq123
資源簡(jiǎn)介：有關(guān)VHDL在數(shù)字電路設(shè)計(jì)中的應(yīng)用介紹以及一些典型事例，對(duì)于初學(xué)者有一定幫助
上傳時(shí)間： 2014-01-07
上傳用戶：klin3139
資源簡(jiǎn)介：PCB及CAD相關(guān)資料專(zhuān)輯 174冊(cè) 3.19GProtel 99 for Win在電路設(shè)計(jì)中的應(yīng)用 281頁(yè) 9.5M.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：RF電路設(shè)計(jì)中的常見(jiàn)問(wèn)題及解決方案，非常不錯(cuò)，受益頗多，感興趣的可以看看，值得一看。
上傳時(shí)間： 2022-07-06
上傳用戶：
資源簡(jiǎn)介：Abstract: We don't expect manufacturers to produce clothes that in one size that fits everyone. In thesame way, one ESD component can't solve all issues—each application has different ESD requirements.Knowing that "one size fits all" canno...
上傳時(shí)間： 2013-11-18
上傳用戶：zhouxuepeng1
資源簡(jiǎn)介：主要介紹電子設(shè)計(jì)自動(dòng)化EDA技術(shù)的仿真軟件Multisim的主要功能特點(diǎn)，并通過(guò)該軟件對(duì)基于555定時(shí)器設(shè)計(jì)的多諧振蕩器的波形仿真這一實(shí)例來(lái)進(jìn)一步說(shuō)明它在數(shù)字電路設(shè)計(jì)中的應(yīng)用。在與傳統(tǒng)實(shí)驗(yàn)進(jìn)行對(duì)比的同時(shí)得出其也具有局限性的結(jié)論。
上傳時(shí)間： 2013-10-20
上傳用戶：lalalal
資源簡(jiǎn)介：用VHDL 語(yǔ)言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對(duì)FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒(méi)有傳統(tǒng)設(shè)計(jì)中的接線問(wèn)題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。
上傳時(shí)間： 2013-12-28
上傳用戶：zhengzg
資源簡(jiǎn)介：搞電源設(shè)計(jì)或者電路設(shè)計(jì)中需要用到電源電路的朋友均可下載來(lái)看看，學(xué)習(xí)學(xué)習(xí)，很不錯(cuò)的。
上傳時(shí)間： 2013-12-21
上傳用戶：ghostparker
資源簡(jiǎn)介：無(wú)線電源控制系統(tǒng)接收和發(fā)射程序 主要是無(wú)線電源電路的設(shè)計(jì)中的程序
上傳時(shí)間： 2014-08-02
上傳用戶：
資源簡(jiǎn)介：該文檔為電路設(shè)計(jì)中電源芯片LDO還是DCDC的區(qū)別總結(jié)文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
上傳時(shí)間： 2022-07-26
上傳用戶：
資源簡(jiǎn)介： 為了使設(shè)計(jì)的多輸出組合邏輯電路達(dá)到最簡(jiǎn)，運(yùn)用復(fù)合卡諾圖化簡(jiǎn)多輸出函數(shù)，找出其各項(xiàng)的公共項(xiàng)，得到的表達(dá)式不一定是最簡(jiǎn)的，但是通過(guò)找公共項(xiàng)，使電路中盡量使用共用的邏輯門(mén)，從而減少電路整體的邏輯門(mén)，使電路簡(jiǎn)單。結(jié)果表明，利用復(fù)合卡諾圖化簡(jiǎn)后設(shè)...
上傳時(shí)間： 2013-12-23
上傳用戶：xzt
資源簡(jiǎn)介：本文詳細(xì)介紹了ispPAC20系統(tǒng)可編程模擬器件的工作原理、特點(diǎn)以及電路設(shè)計(jì)中應(yīng)注意的事項(xiàng)
上傳時(shí)間： 2015-04-11
上傳用戶：guanliya
資源簡(jiǎn)介：關(guān)于電路設(shè)計(jì)中0歐姆電阻的設(shè)計(jì)要求，大家可以學(xué)習(xí)學(xué)習(xí)
上傳時(shí)間： 2015-09-05
上傳用戶：asdfasdfd
資源簡(jiǎn)介：文章詳細(xì)介紹了太陽(yáng)光跟蹤系統(tǒng)的基本原理、各模塊設(shè)計(jì)及在采光中的應(yīng)用。電路設(shè)計(jì) 中采用了模數(shù)轉(zhuǎn)換芯片使跟蹤器的動(dòng)作控制準(zhǔn)確化，從而提高了控制精度；同時(shí)在電路中盡可能 使用了普通電子器件，最大限度地降低成本
上傳時(shí)間： 2015-09-09
上傳用戶：zwei41
資源簡(jiǎn)介：用matlab計(jì)算并成圖形的電路設(shè)計(jì)中幅頻=相位響應(yīng)圖 ，也可為設(shè)計(jì)計(jì)算帶通濾波器的中心頻率以及Q值提供參考
上傳時(shí)間： 2016-09-04
上傳用戶：bruce
資源簡(jiǎn)介：按鍵在數(shù)字電路設(shè)計(jì)中經(jīng)常用到。按鍵的彈跳現(xiàn)象是數(shù)字系統(tǒng)設(shè)計(jì)中存在的客觀問(wèn)題。按鍵是機(jī)械觸點(diǎn)，當(dāng)接觸點(diǎn)斷開(kāi)或閉合時(shí)會(huì)產(chǎn)生抖動(dòng)。為使每一次按鍵只做一次響應(yīng)，就必須去除抖動(dòng)。本文對(duì)按鍵的抖動(dòng)信號(hào)進(jìn)行了分析，并通過(guò)計(jì)數(shù)器的方式完成了消除抖動(dòng)電路模塊...
上傳時(shí)間： 2016-09-22
上傳用戶：xc216
資源簡(jiǎn)介：有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫(xiě)的,是Verilog HDL語(yǔ)言實(shí)現(xiàn)的. 練習(xí)三 利用條件語(yǔ)句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語(yǔ)句在簡(jiǎn)單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測(cè)試模塊的編寫(xiě)、綜合和不同層次的仿真。 練習(xí)四 ...
上傳時(shí)間： 2016-11-19
上傳用戶：mhp0114
資源簡(jiǎn)介：介紹了電子電路設(shè)計(jì)中會(huì)涉及的各種IC的封裝類(lèi)型，標(biāo)準(zhǔn)尺寸。
上傳時(shí)間： 2013-12-20
上傳用戶：cc1015285075
資源簡(jiǎn)介：這本書(shū)是專(zhuān)門(mén)為電路設(shè)計(jì)工程師寫(xiě)的。它主要描述了模擬電路原理在高速數(shù)字電路設(shè)計(jì)中 的分析應(yīng)用。通過(guò)列舉很多的實(shí)例，作者詳細(xì)分析了一直困擾高速電路路設(shè)計(jì)工程師的鈴流、串?dāng)_和輻射噪音等問(wèn)題。
上傳時(shí)間： 2013-04-24
上傳用戶：hsj3927
