目前,為通信系統器件所提供的接口技術種類繁多,令人困惑.設計者應根據所需功能選擇器件,采用FPGA解決當中的接口和互用性問題.網絡處理器(NP)是專門為處理數據包而設計的可編程處理器,它綜合了ASIC的數據處理能力和RISC的可編程特性.為構建網絡設備提供了完整統一的解決方案.但是,網絡處理器提供的I/O接口種類有限,很多時候不能直接與物理層設備(PHY)相連.因此,實現網絡處理器與物理層設備的無縫連接就具有重要的現實意義.論文主要研究了通信系統中網絡處理器與PHY之間的通信接口協議之間的轉換.論文實現了Broadcom公司的BCM1250的FIFO接口與PMC-Sierra公司的PM5351的POS-PHY Level2通信接口協議之間的無縫連接和速率適配.論文首先回顧了POS技術和NP技術的發展歷程;然后系統介紹了Verilog HDL語言的發展,設計流程以及面向綜合的HDL設計技術.討論了NP與PHY通信接口協議轉換的系統性能,完成了其詳細方案與體系結構設計;最后對如何編寫仿真測試程序的各種方法進行了介紹,其中重點介紹了總線功能模型(Bus Function Model)仿真測試方法,并將該方法應用到本設計中.課題的研究過程中,我們采用了TOD-DOWN設計方法,使用硬件描述語言Verilog HDL對該設計進行描述,最后不但完成了NP與PHY通信接口協議轉換的功能驗證,而且完成了其FPGA驗證.

點擊標簽查看更多相關資源：