本論文主要介紹了歐洲數(shù)字電視地面?zhèn)鬏敇藴蔇VB-T系統(tǒng)信道內(nèi)碼解碼部分所有模塊的方案設計,算法仿真及FPGA硬件電路設計.內(nèi)碼解碼部分模塊包括星座解映射模塊,比特解交織模塊,數(shù)據(jù)格式轉(zhuǎn)換模塊,符號解交織模塊,解增信刪余以及Viterbi譯碼模塊.其中,本人根據(jù)DVB-T星座映射圖的規(guī)律,提出了一種8電平量化的星座解映射方法,其次,按照DVB-T內(nèi)交織的方案,本人設計了解比特交織和解符號交織的方案并完成其硬件設計.最后,通過對各種Viterbi算法的比較,本人選取了8電平量化,截尾譯碼深度為54的寄存器交換算法作為本方案的卷積碼解碼算法,并完成其FPGA設計.本論文首先介紹了DVB-T基本原理,接著對DVB-T信道編碼方案進行了詳細的闡述,這是本人制定信道內(nèi)碼解碼方案的基礎.然后,在對內(nèi)碼解碼所有模塊進行C語言和MATLAB算法仿真的基礎上,完成了內(nèi)碼解碼總模塊的FPGA設計,系統(tǒng)所有的硬件電路設計都采用了Verilog HDL語言編寫.最后,通過在Quartus Ⅱ下的仿真驗證了本模塊能夠正確的譯碼并且性能良好.

點擊標簽查看更多相關資源：