這是Actel 的FPGA的譯碼器的VHDL源代碼。
資源簡介：這是老師給的3—8譯碼器的源程序，自己剛才調試過了，真的成功了，哈哈……，有需要就看看吧
上傳時間： 2014-07-26
上傳用戶：星仔
資源簡介：這是一個用C51分割定時器的好例子，可為做用時系統用，大家多多下載
上傳時間： 2015-04-23
上傳用戶：fandeshun
資源簡介：這是ARM嵌入式開發中定時器的源碼，相信對你有幫助
上傳時間： 2015-05-08
上傳用戶：nairui21
資源簡介：這是一個采用FPGA實現PCI接口的運動控制卡，全部實現的論文資料，是我的碩士畢業論文，請指正，
上傳時間： 2014-01-13
上傳用戶：龍飛艇
資源簡介：這是一款ＭＰ３播放器的源代碼，包括文件系統，各個接口電路和ＬＣＤ的驅動
上傳時間： 2014-11-05
上傳用戶：yph853211
資源簡介：三篇關于Viterbi FPGA編譯碼器的優化設計文檔： 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現.pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
資源簡介：這是一種溫度變送器的源代碼，可用于多種溫度測量元件
上傳時間： 2016-08-10
上傳用戶：lijianyu172
資源簡介：這是一個車用電機調速器的AVR單片機的整套C語言的源代碼，實用工程。
上傳時間： 2016-10-21
上傳用戶：zm7516678
資源簡介：這是一個用FPGA控制PS2接口的程序，里面用VHDL語言編寫，希望大家踴躍下載！
上傳時間： 2017-02-11
上傳用戶：aeiouetla
資源簡介：這是使用使用FPGA實現CAM功能的介紹。用VHDL語言實現。
上傳時間： 2014-01-16
上傳用戶：qiao8960
資源簡介：這是一款自動皂液器的控制程序，可以選擇工作次數，低電壓檢測
上傳時間： 2014-05-31
上傳用戶：zsjzc
資源簡介：基于VHDL的hdb3編譯碼器的設計與實現
上傳時間： 2014-01-13
上傳用戶：2525775
資源簡介：這是一個雙邊帶頻譜分析仿真的Systemview源代碼。
上傳時間： 2014-01-18
上傳用戶：youmo81
資源簡介：本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...
上傳時間： 2013-04-24
上傳用戶：181992417
資源簡介：糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛...
上傳時間： 2013-07-20
上傳用戶：xinshou123456
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-10-17
上傳用戶：cc1915
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-28
上傳用戶：d815185728
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-12-13
上傳用戶：yzhl1988
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-08
上傳用戶：回電話#
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2013-08-10
上傳用戶：大灰狼123456
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2017-03-23
上傳用戶：redmoons
資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界...
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
資源簡介：viterbi譯碼器的一種FPGA實現.是一個cs252\r\n的project的result\r\n供大家研究用
上傳時間： 2013-09-06
上傳用戶：dsgkjgkjg
資源簡介：這是一個有關哈夫曼編/譯碼器的課程設計， 原題參見青華大學出版社出版、嚴巍敏主編的數據結構題集（c語言版）
上傳時間： 2014-01-27
上傳用戶：fandeshun
資源簡介：viterbi譯碼器的一種FPGA實現.是一個cs252 的project的result 供大家研究用
上傳時間： 2013-12-16
上傳用戶：lunshaomo
資源簡介：這是維特比譯碼器的編程，是我自己編的，可以給做設計的人一點參考
上傳時間： 2014-01-13
上傳用戶：onewq
資源簡介：這是一個rs譯碼器的verilog程序運行于quatus
上傳時間： 2015-05-31
上傳用戶：mikesering
資源簡介：這是Actel的FPGA完整開發文擋 含測試源碼！（不可分割）
上傳時間： 2014-12-05
上傳用戶：tuilp1a
資源簡介：基于FPGA的RS編譯碼器實現 我是新手 剛學的寫的很簡單的代碼
上傳時間： 2014-12-03
上傳用戶：003030
資源簡介：Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的...
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
