DEF_ASM_OP0(pusha, 0x60) /* must be first OP0 */     DEF_ASM_OP0(popa, 0x61)     DEF_ASM_OP0(clc, 0xf8)     DEF_ASM_OP0(cld, 0xfc)     DEF_ASM_OP0(cli, 0xfa)     DEF_ASM_OP0(clts, 0x0f06)     DEF_ASM_OP0(cmc, 0xf5)     DEF_ASM_OP0(lahf, 0x9f)     DEF_ASM_OP0(sahf, 0x9e)     DEF_ASM_OP0(pushfl, 0x9c)     DEF_ASM_OP0(popfl, 0x9d)     DEF_ASM_OP0(pushf, 0x9c)     DEF_ASM_OP0(popf, 0x9d)     DEF_ASM_OP0(stc, 0xf9)     DEF_ASM_OP0(std, 0xfd)     DEF_ASM_OP0(sti, 0xfb)     DEF_ASM_OP0(aaa, 0x37)     DEF_ASM_OP0(aas, 0x3f)     DEF_ASM_OP0(daa, 0x27)     DEF_ASM_OP0(das, 0x2f)     DEF_ASM_OP0(aad, 0xd50a)     DEF_ASM_OP0(aam, 0xd40a)     DEF_ASM_OP0(cbw, 0x6698)     DEF_ASM_OP0(cwd, 0x6699)     DEF_ASM_OP0(cwde, 0x98)     DEF_ASM_OP0(cdq, 0x99)     DEF_ASM_OP0(cbtw, 0x6698)     DEF_ASM_OP0(cwtl, 0x98)     DEF_ASM_OP0(cwtd, 0x6699)     DEF_ASM_OP0(cltd, 0x99)     DEF_ASM_OP0(int3, 0xcc)     DEF_ASM_OP0(into, 0xce)     DEF_ASM_OP0(iret, 0xcf)     DEF_ASM_OP0(rsm, 0x0faa)     DEF_ASM_OP0(hlt, 0xf4)     DEF_ASM_OP0(wait, 0x9b)     DEF_ASM_OP0(nop, 0x90)     DEF_ASM_OP0(xlat, 0xd7)     /* strings */ALT(DEF_ASM_OP0L(cmpsb, 0xa6, 0, OPC_BWL))ALT(DEF_ASM_OP0L(scmpb, 0xa6, 0, OPC_BWL))ALT(DEF_ASM_OP0L(insb, 0x6c, 0, OPC_BWL))ALT(DEF_ASM_OP0L(outsb, 0x6e, 0, OPC_BWL))ALT(DEF_ASM_OP0L(lodsb, 0xac, 0, OPC_BWL))ALT(DEF_ASM_OP0L(slodb, 0xac, 0, OPC_BWL))ALT(DEF_ASM_OP0L(movsb, 0xa4, 0, OPC_BWL))ALT(DEF_ASM_OP0L(smovb, 0xa4, 0, OPC_BWL))ALT(DEF_ASM_OP0L(scasb, 0xae, 0, OPC_BWL))ALT(DEF_ASM_OP0L(sscab, 0xae, 0, OPC_BWL))ALT(DEF_ASM_OP0L(stosb, 0xaa, 0, OPC_BWL))ALT(DEF_ASM_OP0L(sstob, 0xaa, 0, OPC_BWL))     /* bits */     ALT(DEF_ASM_OP2(bsfw, 0x0fbc, 0, OPC_MODRM | OPC_WL, OPT_REGW | OPT_EA, OPT_REGW))ALT(DEF_ASM_OP2(bsrw, 0x0fbd, 0, OPC_MODRM | OPC_WL, OPT_REGW | OPT_EA, OPT_REGW))ALT(DEF_ASM_OP2(btw, 0x0fa3, 0, OPC_MODRM | OPC_WL, OPT_REGW, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btw, 0x0fba, 4, OPC_MODRM | OPC_WL, OPT_IM8, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btsw, 0x0fab, 0, OPC_MODRM | OPC_WL, OPT_REGW, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btsw, 0x0fba, 5, OPC_MODRM | OPC_WL, OPT_IM8, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btrw, 0x0fb3, 0, OPC_MODRM | OPC_WL, OPT_REGW, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btrw, 0x0fba, 6, OPC_MODRM | OPC_WL, OPT_IM8, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btcw, 0x0fbb, 0, OPC_MODRM | OPC_WL, OPT_REGW, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM | OPC_WL, OPT_IM8, OPT_REGW | OPT_EA))     /* prefixes */     DEF_ASM_OP0(aword, 0x67)     DEF_ASM_OP0(addr16, 0x67)     DEF_ASM_OP0(word, 0x66)     DEF_ASM_OP0(data16, 0x66)     DEF_ASM_OP0(lock, 0xf0)     DEF_ASM_OP0(rep, 0xf3)     DEF_ASM_OP0(repe, 0xf3)     DEF_ASM_OP0(repz, 0xf3)     DEF_ASM_OP0(repne, 0xf2)     DEF_ASM_OP0(repnz, 0xf2)                  DEF_ASM_OP0(invd, 0x0f08)     DEF_ASM_OP0(wbinvd, 0x0f09)     DEF_ASM_OP0(cpuid, 0x0fa2)     DEF_ASM_OP0(wrmsr, 0x0f30)     DEF_ASM_OP0(rdtsc, 0x0f31)     DEF_ASM_OP0(rdmsr, 0x0f32)     DEF_ASM_OP0(rdpmc, 0x0f33)     DEF_ASM_OP0(ud2, 0x0f0b)     /* NOTE: we took the same order as gas opcode definition order */ALT(DEF_ASM_OP2(movb, 0xa0, 0, OPC_BWL, OPT_ADDR, OPT_EAX))ALT(DEF_ASM_OP2(movb, 0xa2, 0, OPC_BWL, OPT_EAX, OPT_ADDR))ALT(DEF_ASM_OP2(movb, 0x88, 0, OPC_MODRM | OPC_BWL, OPT_REG, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(movb, 0x8a, 0, OPC_MODRM | OPC_BWL, OPT_EA | OPT_REG, OPT_REG))ALT(DEF_ASM_OP2(movb, 0xb0, 0, OPC_REG | OPC_BWL, OPT_IM, OPT_REG))ALT(DEF_ASM_OP2(movb, 0xc6, 0, OPC_MODRM | OPC_BWL, OPT_IM, OPT_REG | OPT_EA))ALT(DEF_ASM_OP2(movw, 0x8c, 0, OPC_MODRM | OPC_WL, OPT_SEG, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(movw, 0x8e, 0, OPC_MODRM | OPC_WL, OPT_EA | OPT_REG, OPT_SEG))ALT(DEF_ASM_OP2(movw, 0x0f20, 0, OPC_MODRM | OPC_WL, OPT_CR, OPT_REG32))ALT(DEF_ASM_OP2(movw, 0x0f21, 0, OPC_MODRM | OPC_WL, OPT_DB, OPT_REG32))ALT(DEF_ASM_OP2(movw, 0x0f24, 0, OPC_MODRM | OPC_WL, OPT_TR, OPT_REG32))ALT(DEF_ASM_OP2(movw, 0x0f22, 0, OPC_MODRM | OPC_WL, OPT_REG32, OPT_CR))ALT(DEF_ASM_OP2(movw, 0x0f23, 0, OPC_MODRM | OPC_WL, OPT_REG32, OPT_DB))ALT(DEF_ASM_OP2(movw, 0x0f26, 0, OPC_MODRM | OPC_WL, OPT_REG32, OPT_TR))ALT(DEF_ASM_OP2(movsbl, 0x0fbe, 0, OPC_MODRM, OPT_REG8 | OPT_EA, OPT_REG32))ALT(DEF_ASM_OP2(movsbw, 0x0fbe, 0, OPC_MODRM | OPC_D16, OPT_REG8 | OPT_EA, OPT_REG16))ALT(DEF_ASM_OP2(movswl, 0x0fbf, 0, OPC_MODRM, OPT_REG16 | OPT_EA, OPT_REG32))ALT(DEF_ASM_OP2(movzbw, 0x0fb6, 0, OPC_MODRM | OPC_WL, OPT_REG8 | OPT_EA, OPT_REGW))ALT(DEF_ASM_OP2(movzwl, 0x0fb7, 0, OPC_MODRM, OPT_REG16 | OPT_EA, OPT_REG32))ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG | OPC_WL, OPT_REGW))ALT(DEF_ASM_OP1(pushw, 0xff, 6, OPC_MODRM | OPC_WL, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP1(push, 0x6a, 0, 0, OPT_IM8S))ALT(DEF_ASM_OP1(push, 0x68, 0, 0, OPT_IM32))ALT(DEF_ASM_OP1(push, 0x06, 0, 0, OPT_SEG))ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG | OPC_WL, OPT_REGW))ALT(DEF_ASM_OP1(popw, 0x8f, 0, OPC_MODRM | OPC_WL, OPT_REGW | OPT_EA))ALT(DEF_ASM_OP1(pop, 0x07, 0, 0, OPT_SEG))ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG | OPC_WL, OPT_REG, OPT_EAX))ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG | OPC_WL, OPT_EAX, OPT_REG))ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM | OPC_BWL, OPT_REG, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM | OPC_BWL, OPT_EA | OPT_REG, OPT_REG))ALT(DEF_ASM_OP2(inb, 0xe4, 0, OPC_BWL, OPT_IM8, OPT_EAX))ALT(DEF_ASM_OP1(inb, 0xe4, 0, OPC_BWL, OPT_IM8))ALT(DEF_ASM_OP2(inb, 0xec, 0, OPC_BWL, OPT_DX, OPT_EAX))ALT(DEF_ASM_OP1(inb, 0xec, 0, OPC_BWL, OPT_DX))ALT(DEF_ASM_OP2(outb, 0xe6, 0, OPC_BWL, OPT_EAX, OPT_IM8))ALT(DEF_ASM_OP1(outb, 0xe6, 0, OPC_BWL, OPT_IM8))ALT(DEF_ASM_OP2(outb, 0xee, 0, OPC_BWL, OPT_EAX, OPT_DX))ALT(DEF_ASM_OP1(outb, 0xee, 0, OPC_BWL, OPT_DX))ALT(DEF_ASM_OP2(leaw, 0x8d, 0, OPC_MODRM | OPC_WL, OPT_EA, OPT_REG))ALT(DEF_ASM_OP2(les, 0xc4, 0, OPC_MODRM, OPT_EA, OPT_REG32))ALT(DEF_ASM_OP2(lds, 0xc5, 0, OPC_MODRM, OPT_EA, OPT_REG32))ALT(DEF_ASM_OP2(lss, 0x0fb2, 0, OPC_MODRM, OPT_EA, OPT_REG32))ALT(DEF_ASM_OP2(lfs, 0x0fb4, 0, OPC_MODRM, OPT_EA, OPT_REG32))ALT(DEF_ASM_OP2(lgs, 0x0fb5, 0, OPC_MODRM, OPT_EA, OPT_REG32))     /* arith */ALT(DEF_ASM_OP2(addb, 0x00, 0, OPC_ARITH | OPC_MODRM | OPC_BWL, OPT_REG, OPT_EA | OPT_REG)) /* XXX: use D bit ? */ALT(DEF_ASM_OP2(addb, 0x02, 0, OPC_ARITH | OPC_MODRM | OPC_BWL, OPT_EA | OPT_REG, OPT_REG))ALT(DEF_ASM_OP2(addb, 0x04, 0, OPC_ARITH | OPC_BWL, OPT_IM, OPT_EAX))ALT(DEF_ASM_OP2(addb, 0x80, 0, OPC_ARITH | OPC_MODRM | OPC_BWL, OPT_IM, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(addw, 0x83, 0, OPC_ARITH | OPC_MODRM | OPC_WL, OPT_IM8S, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM | OPC_BWL, OPT_EA | OPT_REG, OPT_REG))ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM | OPC_BWL, OPT_REG, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(testb, 0xa8, 0, OPC_BWL, OPT_IM, OPT_EAX))ALT(DEF_ASM_OP2(testb, 0xf6, 0, OPC_MODRM | OPC_BWL, OPT_IM, OPT_EA | OPT_REG))ALT(DEF_ASM_OP1(incw, 0x40, 0, OPC_REG | OPC_WL, OPT_REGW))ALT(DEF_ASM_OP1(incb, 0xfe, 0, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP1(decw, 0x48, 0, OPC_REG | OPC_WL, OPT_REGW))ALT(DEF_ASM_OP1(decb, 0xfe, 1, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP1(notb, 0xf6, 2, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP1(negb, 0xf6, 3, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP1(mulb, 0xf6, 4, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP1(imulb, 0xf6, 5, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP2(imulw, 0x0faf, 0, OPC_MODRM | OPC_WL, OPT_REG | OPT_EA, OPT_REG))ALT(DEF_ASM_OP3(imulw, 0x6b, 0, OPC_MODRM | OPC_WL, OPT_IM8S, OPT_REGW | OPT_EA, OPT_REGW))ALT(DEF_ASM_OP2(imulw, 0x6b, 0, OPC_MODRM | OPC_WL, OPT_IM8S, OPT_REGW))ALT(DEF_ASM_OP3(imulw, 0x69, 0, OPC_MODRM | OPC_WL, OPT_IMW, OPT_REGW | OPT_EA, OPT_REGW))ALT(DEF_ASM_OP2(imulw, 0x69, 0, OPC_MODRM | OPC_WL, OPT_IMW, OPT_REGW))ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))ALT(DEF_ASM_OP1(idivb, 0xf6, 7, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA))ALT(DEF_ASM_OP2(idivb, 0xf6, 7, OPC_MODRM | OPC_BWL, OPT_REG | OPT_EA, OPT_EAX))     /* shifts */ALT(DEF_ASM_OP2(rolb, 0xc0, 0, OPC_MODRM | OPC_BWL | OPC_SHIFT, OPT_IM8, OPT_EA | OPT_REG))ALT(DEF_ASM_OP2(rolb, 0xd2, 0, OPC_MODRM | OPC_BWL | OPC_SHIFT, OPT_CL, OPT_EA | OPT_REG))ALT(DEF_ASM_OP1(rolb, 0xd0, 0, OPC_MODRM | OPC_BWL | OPC_SHIFT, OPT_EA | OPT_REG))ALT(DEF_ASM_OP3(shldw, 0x0fa4, 0, OPC_MODRM | OPC_WL, OPT_IM8, OPT_REGW, OPT_EA | OPT_REGW))ALT(DEF_ASM_OP3(shldw, 0x0fa5, 0, OPC_MODRM | OPC_WL, OPT_CL, OPT_REGW, OPT_EA | OPT_REGW))ALT(DEF_ASM_OP2(shldw, 0x0fa5, 0, OPC_MODRM | OPC_WL, OPT_REGW, OPT_EA | OPT_REGW))ALT(DEF_ASM_OP3(shrdw, 0x0fac, 0, OPC_MODRM | OPC_WL, OPT_IM8, OPT_REGW, OPT_EA | OPT_REGW))ALT(DEF_ASM_OP3(shrdw, 0x0fad, 0, OPC_MODRM | OPC_WL, OPT_CL, OPT_REGW, OPT_EA | OPT_REGW))ALT(DEF_ASM_OP2(shrdw, 0x0fad, 0, OPC_MODRM | OPC_WL, OPT_REGW, OPT_EA | OPT_REGW))ALT(DEF_ASM_OP1(call, 0xff, 2, OPC_MODRM, OPT_INDIR))ALT(DEF_ASM_OP1(call, 0xe8, 0, OPC_JMP, OPT_ADDR))ALT(DEF_ASM_OP1(jmp, 0xff, 4, OPC_MODRM, OPT_INDIR))ALT(DEF_ASM_OP1(jmp, 0xeb, 0, OPC_SHORTJMP | OPC_JMP, OPT_ADDR))ALT(DEF_ASM_OP2(lcall, 0x9a, 0, 0, OPT_IM16, OPT_IM32))ALT(DEF_ASM_OP1(lcall, 0xff, 3, 0, OPT_EA))ALT(DEF_ASM_OP2(ljmp, 0xea, 0, 0, OPT_IM16, OPT_IM32))ALT(DEF_ASM_OP1(ljmp, 0xff, 5, 0, OPT_EA))ALT(DEF_ASM_OP1(int, 0xcd, 0, 0, OPT_IM8))ALT(DEF_ASM_OP1(seto, 0x0f90, 0, OPC_MODRM | OPC_TEST, OPT_REG8 | OPT_EA))    DEF_ASM_OP2(enter, 0xc8, 0, 0, OPT_IM16, OPT_IM8)    DEF_ASM_OP0(leave, 0xc9)    DEF_ASM_OP0(ret, 0xc3)ALT(DEF_ASM_OP1(ret, 0xc2, 0, 0, OPT_IM16))    DEF_ASM_OP0(lret, 0xcb)ALT(DEF_ASM_OP1(lret, 0xca, 0, 0, OPT_IM16))ALT(DEF_ASM_OP1(jo, 0x70, 0, OPC_SHORTJMP | OPC_JMP | OPC_TEST, OPT_ADDR))    DEF_ASM_OP1(loopne, 0xe0, 0, OPC_SHORTJMP, OPT_ADDR)    DEF_ASM_OP1(loopnz, 0xe0, 0, OPC_SHORTJMP, OPT_ADDR)    DEF_ASM_OP1(loope, 0xe1, 0, OPC_SHORTJMP, OPT_ADDR)    DEF_ASM_OP1(loopz, 0xe1, 0, OPC_SHORTJMP, OPT_ADDR)