?? shifter.v
字號:
module shifter(in,clock,reset,out);input in,clock,reset;output [7:0] out;reg [7:0] out; always@(posedge clock) begin if(reset) out=8'b0000; else begin out=out<<1; out[0]=in; end endendmodule
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -