;/*************************************************************************/
;/* AUTHOR                                                                */
;/*   丁一為魚板做了改造，主要是堆棧長度、存儲器配置方面的內容            */
;/*************************************************************************/
;/*************************************************************************/
;/* Format of the Program Status Register                                 */
;/*************************************************************************/
;/*                                                                       */
;/* 31  30  29   28         7   6   5   4   3   2   1   0                 */
;/*+---+---+---+---+--ss--+---+---+---+---+---+---+---+---+               */
;/*| N | Z | C | V |      | I | F | T |     M4 ~ M0       |               */
;/*+---+---+---+---+--ss--+---+---+---+---+---+---+---+---+               */
;/*                                                                       */
;/* Processor Mode and Mask                                               */
;/*                                                                       */
;/*************************************************************************/
;
FBit		EQU	&40
IBit		EQU	&80
LOCKOUT         EQU     &C0       ;Interrupt lockout value
LOCK_MSK        EQU     &C0       ;Interrupt lockout mask value
MODE_MASK       EQU     &1F       ;Processor Mode Mask
UDF_MODE        EQU     &1B       ;Undefine Mode(UDF)
ABT_MODE        EQU     &17       ;Abort Mode(ABT)
SUP_MODE        EQU     &13       ;Supervisor Mode (SVC)
IRQ_MODE        EQU     &12       ;Interrupt Mode (IRQ)
FIQ_MODE        EQU     &11       ;Fast Interrupt Mode (FIQ)
USR_MODE        EQU     &10       ;User Mode(USR)
SYS_MODE	EQU	&1F	  ;Sys Mode

;/*************************************************************************/
;/*  SYSTEM STACK MEMORY  : 
;/*************************************************************************/
USR_STACK_SIZE  EQU     256;1024 
UDF_STACK_SIZE  EQU     256; 512 
ABT_STACK_SIZE  EQU     256; 512 
IRQ_STACK_SIZE  EQU     256;2048 
FIQ_STACK_SIZE  EQU     256;2048 
SUP_STACK_SIZE  EQU     256;2048 

;/*************************************************************************/
;/*  SYSTEM USER STACK MEMORY
;/*************************************************************************/
SYSTEM_SIZE     EQU     1024      ; Define the system stack size
TIMER_SIZE      EQU     1024      ; Define timer HISR stack size
TIMER_PRIORITY  EQU     2         ; Timer HISR priority (values from
				  ; 0 to 2, where 0 is highest)

;/*************************************************************************/
;/*  SYSTEM CLOCK                                                         */
;/*************************************************************************/

MHz         EQU     1000000
fMCLK_MHz   EQU    50000000   ; 50MHz, s3c4510
fMCLK       EQU     fMCLK_MHz/MHz    

;/*************************************************************************/
;/*  SYSTEM MEMORY CONTROL REGISTER EQU TABLES                            */
;/*************************************************************************/
;**************************************************
;存儲器位寬定義EXTDBWTH
;**************************************************
rEXTDBWTH   EQU  0x00003009
;rEXTDBWTH   EQU  0x0daffff9 ;為DOWNLOAD做配置
;**************************************************
;ROM配置
;**************************************************
rROMCON0   EQU  0x02000060		;0x01000060
rROMCON1   EQU  0x00000060		;0x13044060

;rROMCON0   EQU  0x20880060
;rROMCON1   EQU  0x23084060	;為DOWNLOAD做配置

rROMCON2   EQU  0x60
rROMCON3   EQU  0x60
rROMCON4   EQU  0x60
rROMCON5   EQU  0x60
;**************************************************
;RAM配置
;**************************************************
rSDRAMCON0	EQU 	0x12008380	;0x11004380
;rSDRAMCON0	EQU 	0x10000380	;為DOWNLOAD做配置
rSDRAMCON1   	EQU  	0x00
rSDRAMCON2   	EQU  	0x00
rSDRAMCON3   	EQU  	0x00
rSREFEXTCON     EQU   	0xce278360
;/*************************************************************************/
;/* s3c4510 SPECIAL REGISTERS                                           */
;/*************************************************************************/

ASIC_BASE	EQU	0x3ff0000

;/* Interrupt Control */

INT_CNTRL_BASE  EQU     ASIC_BASE+0x4000 ;Define base of all interrupt
				         ; controller registers
IntMode		EQU	ASIC_BASE+0x4000
IntPend		EQU	ASIC_BASE+0x4004
IntMask		EQU	ASIC_BASE+0x4008
INTOFFSET	EQU	ASIC_BASE+0x4024

; /* I/O Port Interface */
IOPMODE	  	EQU	ASIC_BASE+0x5000
IOPCON  	EQU	ASIC_BASE+0x5004
IOPDATA 	EQU	ASIC_BASE+0x5008

;/*  UART 0,1  */
UARTLCON0  	EQU	ASIC_BASE+0xD000
UARTCONT0  	EQU ASIC_BASE+0xD004
UARTSTAT0	EQU	ASIC_BASE+0xD008
UARTTXH0	EQU	ASIC_BASE+0xD00C
UARTRXB0	EQU	ASIC_BASE+0xD010
UARTBRD0	EQU ASIC_BASE+0xD014

UARTLCON1	EQU ASIC_BASE+0xE000
UARTCONT1  	EQU ASIC_BASE+0xE004
UARTSTAT1	EQU	ASIC_BASE+0xE008
UARTTXH1	EQU	ASIC_BASE+0xE00C
UARTRXB1	EQU	ASIC_BASE+0xE010
UARTBRD1	EQU ASIC_BASE+0xE014

; /* TIMER 0,1 */
TIMER_BASE  EQU     ASIC_BASE+0x6000 ;Define base for all timer
				         ; registers

;===============================================================
; Setup for SNDS100 Start-up Dialog
;===============================================================

;/***************************************************************/
       END