?? xst_module_b.gfl
字號:
# Verilog : PDCL (jhdparse)
__projnav/module_b_jhdparse_tcl.rsp
# xst flow : RunXST
module_b.syr
module_b.ngr
module_b.prj
module_b.sprj
module_b.ana
module_b.stx
module_b.cmd_log
module_b.ngc
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -