?? add.v
字號:
`timescale 1ns/10ps
`define bw 12
module add(a1,a2,sum);
input [`bw-1:0] a1,a2;
output [`bw-1:0] sum;
wire [`bw-1:0] sum=a1+a2;
endmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -