?? adder6b.vhd
字號:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity ADDER6B is
port(A6B:in std_logic_vector(5 downto 0);
B6B:in std_logic_vector(5 downto 0);
S6B:out std_logic_vector(5 downto 0));
end;
architecture ONE of ADDER6B is
begin
S6B<=A6B+B6B;
end;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -