# Created by Xilinx Floorplanner Version K.37
#  from FNF: E:\LVDS\SX95\LVDS_Serdes_List_FPGA1\lvds_bist_top.fnf
version 1
begin device xc5vsx95t-2-ff1136
 family VIRTEX5
 rows 320 columns 129
end
design lvds_bist_top ngd ucfflow
device xc5vsx95t-2-ff1136
nets
n 1 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/mem/tmp_ram_rd_en
n 2 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/comp1
n 3 u_lvds/uut_rx/U_FIFO/BU2/N51
n 4 u_lvds/uut_rx/U_FIFO/BU2/N49
n 5 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_empty_fb_i_or0000100
n 6 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_empty_fb_i_or000036
n 7 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_full_i_or0000100
n 8 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_full_i_or000036
n 9 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/c1/dout_i85
n 10 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/c2/dout_i85
n 11 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/comp2
n 12 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_almost_full_i_mux0000112
n 13 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_almost_full_i_mux000035
n 14 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_almost_full_i_mux00008
n 15 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_almost_empty_i_or0000112
n 16 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_almost_empty_i_or000035
n 17 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d3<0>
n 18 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d3<1>
n 19 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d3<2>
n 20 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d3<3>
n 21 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d3<4>
n 22 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d2<4>
n 23 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d2<3>
n 24 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d2<5>
n 25 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d2<1>
n 26 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d2<0>
n 27 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d2<2>
n 28 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d1<4>
n 29 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d1<3>
n 30 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d1<5>
n 31 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d1<1>
n 32 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d1<0>
n 33 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d1<2>
n 34 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count<2>
n 35 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/Mcount_count6
n 36 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count<0>
n 37 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/Mcount_count
n 38 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count<1>
n 39 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/Mcount_count3
n 40 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count<5>
n 41 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/Mcount_count15
n 42 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count<3>
n 43 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/Mcount_count9
n 44 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count<4>
n 45 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/Mcount_count12
n 46 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/ram_wr_en
n 47 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d2<0>
n 48 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d2<1>
n 49 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d2<2>
n 50 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d2<3>
n 51 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d2<4>
n 52 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d1<4>
n 53 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d1<3>
n 54 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d1<5>
n 55 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d1<1>
n 56 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d1<0>
n 57 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d1<2>
n 58 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count<2>
n 59 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/Mcount_count6
n 60 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count<0>
n 61 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/Mcount_count
n 62 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count<1>
n 63 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/Mcount_count3
n 64 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count<5>
n 65 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/Mcount_count15
n 66 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count<3>
n 67 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/Mcount_count9
n 68 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count<4>
n 69 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/Mcount_count12
n 70 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/ram_rd_en
n 71 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_xor0004
n 72 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_xor0003
n 73 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_xor0002
n 74 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_xor0001
n 75 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_xor0000
n 76 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/wpntr/count_d3<5>
n 77 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_xor0004
n 78 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_xor0003
n 79 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_xor0002
n 80 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_xor0001
n 81 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_xor0000
n 82 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/rpntr/count_d2<5>
n 83 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc<0>
n 84 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc<1>
n 85 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc<2>
n 86 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc<3>
n 87 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc<4>
n 88 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc<5>
n 89 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc<0>
n 90 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc<1>
n 91 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc<2>
n 92 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc<3>
n 93 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc<4>
n 94 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc<5>
n 95 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg_d1<0>
n 96 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg<0>
n 97 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg_d1<1>
n 98 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg<1>
n 99 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg_d1<2>
n 100 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg<2>
n 101 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg_d1<3>
n 102 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg<3>
n 103 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg_d1<4>
n 104 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg<4>
n 105 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg<5>
n 106 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg_d1<0>
n 107 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg<0>
n 108 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg_d1<1>
n 109 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg<1>
n 110 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg_d1<2>
n 111 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg<2>
n 112 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg_d1<3>
n 113 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg<3>
n 114 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg_d1<4>
n 115 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg<4>
n 116 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg<5>
n 117 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin<0>
n 118 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin_xor0004
n 119 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin<1>
n 120 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin_xor0003
n 121 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin<2>
n 122 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin_xor0002
n 123 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin<3>
n 124 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin_xor0001
n 125 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin<4>
n 126 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin_xor0000
n 127 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_bin<5>
n 128 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/wr_pntr_gc_asreg_d1<5>
n 129 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin<0>
n 130 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin_xor0004
n 131 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin<1>
n 132 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin_xor0003
n 133 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin<2>
n 134 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin_xor0002
n 135 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin<3>
n 136 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin_xor0001
n 137 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin<4>
n 138 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin_xor0000
n 139 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_bin<5>
n 140 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gcx.clkx/rd_pntr_gc_asreg_d1<5>
n 141 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_full_fb_i
n 142 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/wr_rst_d1
n 143 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_almost_full_i_mux0000
n 144 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_almost_full_i_not0001
n 145 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.wr/gwas.wsts/ram_full_i_or0000
n 146 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_almost_empty_i_or0000
n 147 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/RAM_EMPTY_FB_inv
n 148 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_empty_fb_i
n 149 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/gl0.rd/gras.rsts/ram_empty_fb_i_or0000
n 150 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/wr_rst_reg<0>
n 151 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/wr_rst_reg<1>
n 152 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/wr_rst_comb
n 153 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_reg<0>
n 154 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_reg<1>
n 155 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_reg<2>
n 156 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_comb
n 157 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/wr_rst_asreg
n 158 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_asreg
n 159 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/wr_rst_asreg_d2
n 160 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/wr_rst_asreg_d1
n 161 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_asreg_d2
n 162 u_lvds/uut_rx/U_FIFO/BU2/U0/grf.rf/rstblk/rd_rst_asreg_d1
n 163 u_lvds/uut_rx/U_FIFO/BU2/N1
n 164 u_lvds/uut_rx/U_FIFO/BU2/rd_data_count<0>
n 165 u_lvds/uut_rx/U_FIFO/almost_full
n 166 u_lvds/uut_rx/U_FIFO/empty
n 167 u_lvds/uut_rx/U_FIFO/full
n 168 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<6>
n 169 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<5>
n 170 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<4>
n 171 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<3>
n 172 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<2>
n 173 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<1>
n 174 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/counter_value_int_mux0001<0>
n 175 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/N31
n 176 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/N23
n 177 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/N22
n 178 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/N21
n 179 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter_total/Maddsub_counter_value_int_addsub0000_cy<4>
n 180 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<6>
n 181 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<5>
n 182 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<4>
n 183 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<3>
n 184 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<2>
n 185 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<1>
n 186 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/counter_value_int_mux0001<0>
n 187 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/N31
n 188 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/N23
n 189 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/N22
n 190 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/N21
n 191 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/machine_counter/Maddsub_counter_value_int_addsub0000_cy<4>
n 192 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/UD
n 193 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/STORE_DATA_PREV
n 194 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/STORE
n 195 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/RXDATA_PREV<3>
n 196 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/RXDATA_PREV<2>
n 197 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/RXDATA_PREV<1>
n 198 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/RXDATA_PREV<0>
n 199 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N8
n 200 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N6
n 201 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N4
n 202 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N36
n 203 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N26
n 204 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N25
n 205 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N24
n 206 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N22
n 207 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N21
n 208 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N201
n 209 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N20
n 210 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N18
n 211 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N171
n 212 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N17
n 213 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N16
n 214 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N13
n 215 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N12
n 216 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N10
n 217 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N1
n 218 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/N01
n 219 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/DATA_ALIGNEDx
n 220 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<6>
n 221 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<5>
n 222 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<4>
n 223 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<3>
n 224 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<2>
n 225 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<1>
n 226 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CVS<0>
n 227 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_cmp_ne0000
n 228 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_cmp_lt00022
n 229 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_cmp_lt00021
n 230 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_cmp_lt0001
n 231 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_addsub0000<5>
n 232 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_addsub0000<4>
n 233 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_FSM_FFd5-In82
n 234 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_FSM_FFd5-In44
n 235 u_lvds/uut_rx/BIT_ALIGN_MACHINE_0/CURRENT_STATE_FSM_FFd5-In36