?? ram_control.fit.rpt
字號:
+--------------+
The pin-out file can be found in E:/farsight_fpga_course/code/high/onchip ram/quartus/ram_control.pin.
+----------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+------------------------+
; Resource ; Usage ;
+---------------------------------------------+------------------------+
; Total logic elements ; 21 / 5,980 ( < 1 % ) ;
; -- Combinational with no register ; 6 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 15 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 4 ;
; -- 3 input functions ; 3 ;
; -- 2 input functions ; 14 ;
; -- 1 input functions ; 0 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 17 ;
; -- arithmetic mode ; 4 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 9 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 3 / 598 ( < 1 % ) ;
; Logic elements in carry chains ; 5 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 6 / 185 ( 3 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 1 ;
; M4Ks ; 1 / 20 ( 5 % ) ;
; Total memory bits ; 64 / 92,160 ( < 1 % ) ;
; Total RAM block bits ; 4,608 / 92,160 ( 5 % ) ;
; Global clocks ; 1 / 8 ( 12 % ) ;
; Maximum fan-out node ; rst ;
; Maximum fan-out ; 18 ;
; Total fan-out ; 100 ;
; Average fan-out ; 3.33 ;
+---------------------------------------------+------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; 29 ; 1 ; 0 ; 11 ; 0 ; 16 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rst ; 85 ; 4 ; 14 ; 0 ; 0 ; 18 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; q[0] ; 87 ; 4 ; 16 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; q[1] ; 88 ; 4 ; 16 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; q[2] ; 95 ; 4 ; 20 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; q[3] ; 94 ; 4 ; 20 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+-----------------------------------------------------------+
; I/O Bank Usage ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1 ; 3 / 44 ( 6 % ) ; 3.3V ; -- ;
; 2 ; 0 / 48 ( 0 % ) ; 3.3V ; -- ;
; 3 ; 0 / 45 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 5 / 48 ( 10 % ) ; 3.3V ; -- ;
+----------+-----------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 14 ; 11 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 15 ; 12 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 16 ; 13 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 17 ; 14 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 18 ; 15 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 19 ; 16 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 20 ; 17 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 21 ; 18 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 23 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 24 ; 20 ; 1 ; *~nCSO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 25 ; 21 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
; 26 ; 22 ; 1 ; ^nCONFIG ; ; ; ; -- ; ;
; 27 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ;
; 28 ; 23 ; 1 ; GND+ ; ; ; ; Row I/O ; ;
; 29 ; 24 ; 1 ; clk ; input ; LVTTL ; ; Row I/O ; N ;
; 30 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ;
; 31 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ;
; 32 ; 25 ; 1 ; ^nCEO ; ; ; ; -- ; ;
; 33 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ;
; 34 ; 27 ; 1 ; ^MSEL0 ; ; ; ; -- ; ;
; 35 ; 28 ; 1 ; ^MSEL1 ; ; ; ; -- ; ;
; 36 ; 29 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ;
; 37 ; 30 ; 1 ; *~ASDO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 38 ; 31 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 39 ; 32 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 40 ; ; ; GND ; gnd ; ; ; -- ; ;
; 41 ; 33 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 42 ; 34 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 43 ; 35 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 44 ; 36 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 45 ; 37 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 46 ; 38 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 47 ; 39 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 48 ; 40 ; 1 ; GND* ; ; ; ; Row I/O ; ;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -