?? control.vhd
字號:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
--先做一個簡單的加法器,讓他們不斷的循環相加
entity control is
port(
set :in std_logic;--作為同步來用,開始計數和輸出波形
clk :in std_logic;--基準時鐘40MHZ
square :out std_logic--輸出為方波
--FWB :in std_logic_vector(15 downto 0)頻率輸出字00f6h到070ah范
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -