亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

? 歡迎來到蟲蟲下載站! | ?? 資源下載 ?? 資源專輯 ?? 關于我們
? 蟲蟲下載站

?? csp_st.h

?? IAR 平臺ATMEL 的例程, 和說明
?? H
字號:
/*-----------------------------------------------------------------------------
*   EUROPE TECHNOLOGIES Software Support
*------------------------------------------------------------------------------
* The software is delivered "AS IS" without warranty or condition of any
* kind, either express, implied or statutory. This includes without
* limitation any warranty or condition with respect to merchantability or
* fitness for any particular purpose, or against the infringements of
* intellectual property rights of others.
*------------------------------------------------------------------------------
*
* File Name       : csp_st.h
* Description     : Definitions, Macros and function declarations for
*                   Simple Timer module
* Library Version : 2.00
* Module Version  : 1.XX
*
*       +----- (NEW | MODify | ADD | DELete)                                 
*       |                                                                    
*  No   |   When       Who                What               
*-----+---+----------+------------------+--------------------------------------
* 000  NEW  01/05/99   Patrice VILCHEZ    Creation
* 001  ADD  05/05/00   Patrice VILCHEZ    Add peripheral & bits declaration
* 002  MOD  01/04/01   Olivier MAZUYER    Clean up
* 003  MOD  08/06/01   Frederic SAMSON    Clean Up 
* 004  MOD  03/08/01   Frederic SAMSON    Modify Interrupt and Status Registers
* 005  MOD  22/10/01   Christophe GARDIN  Clean Up
* 006  MOD  15/03/02   Christophe GARDIN  Add Macros
* 007  MOD  19/07/02   Christophe GARDIN  Add AUTOREL bit in PR
*----------------------------------------------------------------------------*/

#ifndef CSP_ST_H
#define CSP_ST_H


/******************************************************************************
************************* ST Structure Definition *****************************
******************************************************************************/

/* Number of ST Channels                                                     */
#define NB_ST_CHANNEL   2u

/******************************************************************************
* ST Channel Structure
******************************************************************************/
typedef struct
{ 
   CSP_REGISTER_T  PR;                    /* Channel Prescalar Register      */
   CSP_REGISTER_T  CT;                    /* Channel Counter Register        */
} CSP_ST_CHANNEL_T, *CSP_ST_CHANNEL_PTR;

/******************************************************************************
* ST Structure
******************************************************************************/
typedef struct 
{ 
   CSP_REGISTER_T    ReservedA[20]; 
   CSP_REGISTER_T    ECR;                 /* Enable Clock Register           */
   CSP_REGISTER_T    DCR;                 /* Disable Clock Register          */
   CSP_REGISTER_T    PMSR;                /* Power Management Status Register*/
   CSP_REGISTER_T    ReservedB;       
   CSP_REGISTER_T    CR;                  /* Control Register                */
   CSP_REGISTER_T    ReservedC[2];  
   CSP_REGISTER_T    CSR;                 /* Clear Status Register           */
   CSP_REGISTER_T    SR;                  /* Status Register                 */
   CSP_REGISTER_T    IER;                 /* Interrupt Enable Register       */
   CSP_REGISTER_T    IDR;                 /* Interrupt Disable Register      */
   CSP_REGISTER_T    IMR;                 /* Interrupt Mask Register         */
   CSP_ST_CHANNEL_T  CHANNEL[NB_ST_CHANNEL]; /* ST Channels                  */
   CSP_REGISTER_T    ReservedD[92]; 
   CSP_REGISTER_T    CCV[NB_ST_CHANNEL];  /* Current Counter Value Register  */
} CSP_ST_T, *CSP_ST_PTR;


/******************************************************************************
************************** ST Registers Definition ****************************
******************************************************************************/

/******************************************************************************
* ECR, DCR, PMSR : ST Power Management Registers
******************************************************************************/
#define ST              (0x01ul << 1)     /* ST Clock                        */

/******************************************************************************
* CR : ST Control Register
******************************************************************************/
#define SWRST           (0x01ul << 0)     /* Software Reset                  */
#define CHEN            (0x01ul << 1)     /* Channel 0 Enable                */ 
#define CHEN0           (0x01ul << 1)     /* Channel 0 Enable                */ 
#define CHDIS           (0x01ul << 2)     /* Channel 0 Disable               */
#define CHDIS0          (0x01ul << 2)     /* Channel 0 Disable               */
#define CHEN1           (0x01ul << 3)     /* Channel 1 Enable                */ 
#define CHDIS1          (0x01ul << 4)     /* Channel 1 Disable               */

/******************************************************************************
* CSR, SR, IER, IDR, IMR : ST Status and Interrupt Registers
******************************************************************************/
#define CHEND           (0x01ul << 0)     /* Channel 0 End Status            */
#define CHEND0          (0x01ul << 0)     /* Channel 0 End Status            */
#define CHDISS0         (0x01ul << 1)     /* Channel 0 Disable Status        */
#define CHLD0           (0x01ul << 2)     /* Channel 0 Load Status           */
#define CHEND1          (0x01ul << 3)     /* Channel 1 End Status            */
#define CHDISS1         (0x01ul << 4)     /* Channel 1 Disable Status        */
#define CHLD1           (0x01ul << 5)     /* Channel 1 Load Status           */

/* SR Register Only                                                          */
#define CHENS0          (0x01ul << 24)    /* Channel 0 Enable Status         */
#define CHENS1          (0x01ul << 25)    /* Channel 1 Enable Status         */

/******************************************************************************
* PR : ST Channel Prescalar Register
******************************************************************************/
/* PRESCALAR : Channel Prescalar                                             */
#define PRESCALAR_MASK     (0x0Ful << 0)            /* Mask                  */
#define ST_PRESCALAR(val)  (((val) & 0x0Ful) << 0)  /* Writing Macro         */

/* SELECTCLK : Select Clock                                                  */
#define SELECTCLK          (0x01ul << 4)            /* SELECTCLK Mask        */
#define SELECTCLK_SYS      (0x00ul << 4)            /* Select System Clock   */
#define SELECTCLK_EXT      (0x01ul << 4)            /* Select External Clock */

#define AUTOREL            (0x01ul << 5)            /* Auto Reload           */

/* SYSCAL : System Clock Prescalar                                           */
#define ST_SYSCAL_MASK     (0x7FFul << 8)           /* Mask                  */ 
#define ST_SYSCAL(val)     (((val) & 0x7FFul) << 8) /* Writing Macro         */

/******************************************************************************
* CT : ST Channel Counter Register
******************************************************************************/
#define LOAD            (0xFFFFul << 0)   /* Counter Value Mask              */
             
/******************************************************************************
* CCV : ST Current Counter Value Registers
******************************************************************************/
#define COUNT           (0xFFFFul << 0)   /* Current Counter Value Mask      */


/******************************************************************************
**************************** ST Macros Definition *****************************
******************************************************************************/
/* ECR, DCR, PMSR : ST Power Management Registers                            */
#define CSP_ST_SET_ECR(st, val)              ((st)->ECR = (val))  /* Enable  */
#define CSP_ST_SET_DCR(st, val)              ((st)->DCR = (val))  /* Disable */
#define CSP_ST_GET_PMSR(st)                  ((st)->PMSR)         /* Status  */

/* CR : ST Control Register                                                  */
#define CSP_ST_SET_CR(st, val)               ((st)->CR = (val))

/* CSR, CR : ST Status Registers                                             */
#define CSP_ST_SET_CSR(st, val)              ((st)->CSR = (val))  /* Clear   */
#define CSP_ST_GET_SR(st)                    ((st)->SR)           /* Status  */

/* IER, IDR, IMR : ST Interrupt Registers                                    */
#define CSP_ST_SET_IER(st, val)              ((st)->IER = (val))  /* Enable  */
#define CSP_ST_SET_IDR(st, val)              ((st)->IDR = (val))  /* Disable */
#define CSP_ST_GET_IMR(st)                   ((st)->IMR)          /* Mask    */

/* PR : ST Channel Prescalar Register                                        */
#define CSP_ST_CHANNEL_GET_PR(st, channel)           ((st)->CHANNEL[(channel)].PR)
#define CSP_ST_CHANNEL_SET_PR(st, channel, prescal)  ((st)->CHANNEL[(channel)].PR = (prescal))

/* CT : ST Channel Counter Register                                          */
#define CSP_ST_CHANNEL_GET_CT(st, channel)           ((st)->CHANNEL[(channel)].CT)
#define CSP_ST_CHANNEL_SET_CT(st, channel, counter)  ((st)->CHANNEL[(channel)].CT = (counter))

/* CCV : ST Current Counter Value Register                                   */
#define CSP_ST16_CHANNEL_GET_CCV(st, channel)        ((st)->CCV[(channel)])


/******************************************************************************
********************** ST External Functions Declaration **********************
******************************************************************************/
extern void CSP_STInit(CSP_ST_T *const st);
extern void CSP_STClose(CSP_ST_T *const st);
extern void CSP_STConfigureChannel(CSP_ST_T *const st, U8_T channel, U32_T prescal_mode, U32_T load_counter);
extern void CSP_STConfigInterrupt(CSP_ST_T *const st, U32_T int_mode, U32_T int_mask, U32_T callback);
extern void CSP_STEnable(CSP_ST_T *const st, U8_T channel);
extern void CSP_STDisable(CSP_ST_T *const st, U8_T channel);


#endif   /* CSP_ST_H */

?? 快捷鍵說明

復制代碼 Ctrl + C
搜索代碼 Ctrl + F
全屏模式 F11
切換主題 Ctrl + Shift + D
顯示快捷鍵 ?
增大字號 Ctrl + =
減小字號 Ctrl + -
亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
99久久精品国产精品久久| 国产激情视频一区二区在线观看| 欧美极品少妇xxxxⅹ高跟鞋| 在线播放/欧美激情| 欧美视频在线播放| 91国产免费看| 色哟哟一区二区三区| 96av麻豆蜜桃一区二区| 成人福利视频在线看| av中文字幕不卡| 99久久久久免费精品国产 | 欧美精品丝袜中出| 欧美精品在线视频| 制服丝袜av成人在线看| 精品视频123区在线观看| 欧美顶级少妇做爰| 日韩免费高清av| 久久久www成人免费无遮挡大片 | 欧美一级二级在线观看| 日韩限制级电影在线观看| 日韩一区二区三区电影在线观看| 91精品欧美久久久久久动漫| 91精品免费观看| 久久久不卡影院| 一区二区在线观看视频在线观看| 亚洲综合在线视频| 午夜视频在线观看一区二区三区| 男女性色大片免费观看一区二区| 久久91精品久久久久久秒播| 国产乱码精品1区2区3区| 成人黄色国产精品网站大全在线免费观看 | 一区二区在线观看视频| 五月激情综合网| 国产精品亚洲一区二区三区妖精| 91亚洲精品久久久蜜桃| 亚洲男人的天堂在线观看| 午夜不卡av免费| 成人免费视频视频在线观看免费 | 亚洲人亚洲人成电影网站色| 视频一区欧美日韩| 国产精品一区专区| 欧美一区二区精美| 激情综合色综合久久综合| 日韩欧美第一区| 婷婷成人激情在线网| 欧美视频在线播放| 欧美zozozo| 亚洲精品成人a在线观看| 久久99精品久久久久久久久久久久| 国产高清精品在线| 精品视频在线视频| 国产视频一区在线观看| 亚洲国产成人高清精品| 色哟哟国产精品免费观看| 国产精品久久国产精麻豆99网站| 成人av网址在线| 国产欧美日本一区视频| 国产福利电影一区二区三区| 国产拍欧美日韩视频二区| 乱一区二区av| 久久久五月婷婷| 99久久婷婷国产综合精品| 亚洲天堂福利av| 精品国产欧美一区二区| 久久久久97国产精华液好用吗| 国产激情视频一区二区在线观看| 亚洲自拍偷拍麻豆| 欧美三片在线视频观看| 日本亚洲免费观看| 精品乱人伦一区二区三区| 国产曰批免费观看久久久| 精品第一国产综合精品aⅴ| 国产成人一区二区精品非洲| 国产精品久久一卡二卡| 欧美日精品一区视频| 日韩av在线发布| 欧美电影精品一区二区| 成人福利视频在线| 午夜伦理一区二区| 国产欧美视频一区二区三区| 91视视频在线直接观看在线看网页在线看 | 欧美色窝79yyyycom| 精品一区免费av| 国产精品嫩草影院av蜜臀| 欧美午夜在线一二页| 国产一区二区不卡在线| 亚洲一级二级在线| 成人欧美一区二区三区1314| 日韩久久精品一区| 欧美四级电影网| 理论电影国产精品| 亚洲在线中文字幕| 国产欧美日韩精品一区| 91精品国产综合久久精品app| 国产精品18久久久久| 三级精品在线观看| 一区二区在线观看不卡| 国产欧美一区二区三区网站 | 中文字幕亚洲一区二区va在线| 欧美久久一二三四区| 99免费精品视频| 国产一区二区三区电影在线观看| 亚洲成人在线观看视频| 亚洲视频精选在线| 国产精品日日摸夜夜摸av| 久久久欧美精品sm网站| 日韩一区二区精品| 666欧美在线视频| 欧美性色黄大片| 欧美羞羞免费网站| 91成人免费网站| 欧洲精品视频在线观看| 国产视频在线观看一区二区三区| 精品久久久久一区二区国产| 日韩小视频在线观看专区| 欧美剧情片在线观看| 欧美日韩国产a| 在线播放中文字幕一区| 欧美一区二区三区日韩视频| 欧美一级爆毛片| 日韩欧美一级二级三级久久久| 欧美xxxxx牲另类人与| 欧美精品一区二区三区四区| 精品国产1区二区| 中文一区二区完整视频在线观看| 日本一区二区免费在线观看视频 | 日本午夜精品视频在线观看 | 亚洲精品欧美二区三区中文字幕| 亚洲精品国产成人久久av盗摄 | 国产成人久久精品77777最新版本| 国模娜娜一区二区三区| 99在线精品观看| 欧美日韩久久久| 亚洲精品一区二区三区精华液 | 综合分类小说区另类春色亚洲小说欧美 | 国产精品免费视频网站| 亚洲一区二区三区小说| 久久精品国产精品亚洲精品| 丁香激情综合国产| 欧美在线免费视屏| 2019国产精品| 亚洲精品一二三| 狠狠色丁香婷综合久久| 91色视频在线| 久久久亚洲精品一区二区三区| 亚洲蜜臀av乱码久久精品| 久久99久久99| 欧美精品v国产精品v日韩精品 | 国产在线精品一区二区不卡了| 99久久国产综合精品色伊| 欧美mv日韩mv国产网站| 亚洲伊人伊色伊影伊综合网| 国产精品自在欧美一区| 欧美精品123区| 夜夜爽夜夜爽精品视频| 懂色av一区二区三区免费看| 91精品国产一区二区三区 | 视频精品一区二区| 日本韩国精品一区二区在线观看| 久久精品夜夜夜夜久久| 免费日本视频一区| 欧美日韩国产经典色站一区二区三区| 欧美国产一区视频在线观看| 国产做a爰片久久毛片| 日韩欧美的一区二区| 天堂久久久久va久久久久| 69p69国产精品| 美女脱光内衣内裤视频久久影院| 欧美日韩国产a| 日韩精品电影在线| 亚洲精品一区二区精华| 久久99精品国产.久久久久久 | 精品一区二区综合| 国产日韩欧美麻豆| eeuss国产一区二区三区| 一区精品在线播放| 欧美伊人久久大香线蕉综合69 | 蜜桃av一区二区三区电影| 国产拍揄自揄精品视频麻豆| 黄色成人免费在线| 欧美日韩另类一区| 一个色在线综合| 91精品国产色综合久久ai换脸 | 日本少妇一区二区| 久久综合九色综合97婷婷女人| 国产麻豆成人传媒免费观看| 国产精品传媒视频| 91精品国产91久久久久久一区二区| 亚洲1区2区3区4区| 久久婷婷国产综合国色天香| 成人免费视频app| 亚洲福中文字幕伊人影院| 久久蜜臀精品av| 欧美日韩在线亚洲一区蜜芽| 激情文学综合丁香| 亚洲一区二区欧美| 亚洲国产精品传媒在线观看| 欧美日韩精品系列| 91丝袜呻吟高潮美腿白嫩在线观看| 午夜精品福利一区二区三区蜜桃|