?? muxcntlr.pin
字號:
-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.8V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 1.8V
-- Bank 2: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
---------------------------------------------------------------------------------
Quartus II Version 5.0 Build 168 06/22/2005 Service Pack 1 SJ Web Edition
CHIP "muxcntlr" ASSIGNED TO AN: EPM240GT100C3
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
V33_SM_CEZ : 1 : input : LVTTL : : 2 : Y
V18_EM_DATA_BUF_DIR : 2 : output : 1.8 V : : 1 : Y
V18_EM_DATA_BUF_EN : 3 : output : 1.8 V : : 1 : Y
NAND_BUSY : 4 : input : 1.8 V : : 1 : Y
CLE_EM_A2 : 5 : input : 1.8 V : : 1 : Y
ALE_EM_A1 : 6 : input : 1.8 V : : 1 : Y
ATA2_EM_A0 : 7 : input : 1.8 V : : 1 : Y
ATA1_EM_BA1 : 8 : input : 1.8 V : : 1 : Y
VCCIO1 : 9 : power : : 1.8V : 1 :
GNDIO : 10 : gnd : : : :
GNDINT : 11 : gnd : : : :
RESERVED_INPUT : 12 : : : : 1 :
VCCINT : 13 : power : : 1.8V : :
RESERVED_INPUT : 14 : : : : 1 :
RESERVED_INPUT : 15 : : : : 1 :
WRITE_WE : 16 : input : 1.8 V : : 1 : Y
READ_OE : 17 : input : 1.8 V : : 1 : Y
RESERVED_INPUT : 18 : : : : 1 :
EM_CS2 : 19 : input : 1.8 V : : 1 : Y
ATA_CS1 : 20 : input : 1.8 V : : 1 : Y
ATA_CS0 : 21 : input : 1.8 V : : 1 : Y
TMS : 22 : input : : : 1 :
TDI : 23 : input : : : 1 :
TCK : 24 : input : : : 1 :
TDO : 25 : output : : : 1 :
UART_TXD1_DMACK : 26 : input : 1.8 V : : 1 : Y
UART_RXD1_DMARQ : 27 : output : 1.8 V : : 1 : Y
RESERVED_INPUT : 28 : : : : 1 :
RESERVED_INPUT : 29 : : : : 1 :
ATA_DIR : 30 : input : 1.8 V : : 1 : Y
VCCIO1 : 31 : power : : 1.8V : 1 :
GNDIO : 32 : gnd : : : :
RESERVED_INPUT : 33 : : : : 1 :
ATA0_EM_BA0 : 34 : input : 1.8 V : : 1 : Y
RESERVED_INPUT : 35 : : : : 1 :
RESERVED_INPUT : 36 : : : : 1 :
CPLD_TIMER_OUT : 37 : output : 1.8 V : : 1 : Y
INTRQ_EM_RNW : 38 : output : 1.8 V : : 1 : Y
MSP430_INT_OUT : 39 : output : 1.8 V : : 1 : Y
RESERVED_INPUT : 40 : : : : 1 :
RESERVED_INPUT : 41 : : : : 1 :
WAIT_BUSY : 42 : output : 1.8 V : : 1 : Y
RESERVED_INPUT : 43 : : : : 1 :
RESERVED_INPUT : 44 : : : : 1 :
VCCIO1 : 45 : power : : 1.8V : 1 :
GNDIO : 46 : gnd : : : :
RESERVED_INPUT : 47 : : : : 1 :
RESERVED_INPUT : 48 : : : : 1 :
RESERVED_INPUT : 49 : : : : 1 :
RESERVED_INPUT : 50 : : : : 1 :
V18_SYS_RESETZ : 51 : input : 1.8 V : : 1 : Y
MSP430_INT_IN : 52 : input : LVTTL : : 2 : Y
V33_SYS_RESETZ : 53 : output : LVTTL : : 2 : Y
ATA_SEL : 54 : input : LVTTL : : 2 : Y
CFN_SEL : 55 : input : LVTTL : : 2 : Y
V33_ATA_DMARQ : 56 : input : LVTTL : : 2 : Y
V33_ATA_INTRQ_EM_RNW : 57 : input : LVTTL : : 2 : Y
V33_ATA_WAIT_BUSY : 58 : input : LVTTL : : 2 : Y
VCCIO2 : 59 : power : : 3.3V : 2 :
GNDIO : 60 : gnd : : : :
V33_ATA_CS0 : 61 : output : LVTTL : : 2 : Y
V33_TIMER_IN : 62 : input : LVTTL : : 2 : Y
VCCINT : 63 : power : : 1.8V : :
RESERVED_INPUT : 64 : : : : 2 :
GNDINT : 65 : gnd : : : :
V33_ATA_CS1 : 66 : output : LVTTL : : 2 : Y
V33_ATA_DA2 : 67 : output : LVTTL : : 2 : Y
V33_ATA_DMACK : 68 : output : LVTTL : : 2 : Y
V33_ATA_DA1 : 69 : output : LVTTL : : 2 : Y
V33_ATA_DA0 : 70 : output : LVTTL : : 2 : Y
V33_ATA_DIOR : 71 : output : LVTTL : : 2 : Y
V33_ATA_DIOW : 72 : output : LVTTL : : 2 : Y
V33_ATA_RESETn : 73 : output : LVTTL : : 2 : Y
V33_ATA_BUFF_DIR : 74 : output : LVTTL : : 2 : Y
V33_ATA_BUFF_ENZ : 75 : output : LVTTL : : 2 : Y
SPAREIO3 : 76 : input : LVTTL : : 2 : Y
V33_UART_RXD1 : 77 : input : LVTTL : : 2 : Y
V33_UART_TXD1 : 78 : output : LVTTL : : 2 : Y
GNDIO : 79 : gnd : : : :
VCCIO2 : 80 : power : : 3.3V : 2 :
SPAREIO2 : 81 : input : LVTTL : : 2 : Y
SPAREIO1 : 82 : input : LVTTL : : 2 : Y
V33_CF_INTRQ_EM_RNW : 83 : input : LVTTL : : 2 : Y
V33_CF_WAIT_BUSY : 84 : input : LVTTL : : 2 : Y
V33_CF_WRITE_WE : 85 : output : LVTTL : : 2 : Y
V33_CF_READ_OE : 86 : output : LVTTL : : 2 : Y
V33_CF_ATA_CS0 : 87 : output : LVTTL : : 2 : Y
V33_CF_ATA_CS1 : 88 : output : LVTTL : : 2 : Y
V33_CF_ATA0_EM_BA0 : 89 : output : LVTTL : : 2 : Y
V33_CF_ATA1_EM_BA1 : 90 : output : LVTTL : : 2 : Y
V33_CF_ATA2_EM_A0 : 91 : output : LVTTL : : 2 : Y
V33_SM_ALE_EM_A1 : 92 : output : LVTTL : : 2 : Y
GNDIO : 93 : gnd : : : :
VCCIO2 : 94 : power : : 3.3V : 2 :
V33_SM_CLE_EM_A2 : 95 : output : LVTTL : : 2 : Y
V33_SM_WRITE_WE : 96 : output : LVTTL : : 2 : Y
V33_SM_READ_OE : 97 : output : LVTTL : : 2 : Y
V33_SM_SM_CEZ : 98 : output : LVTTL : : 2 : Y
V33_SM_WAIT_BUSY : 99 : input : LVTTL : : 2 : Y
V33_CF_PWR_ON : 100 : input : LVTTL : : 2 : Y
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -