%	接收同步，檢測SI的下跳沿	%
SUBDESIGN Js_tb					% *********子模塊頭，和文件同名********	%
(								% **************** 信號定義	***********	%
	clr,clk			: INPUT = VCC;
	js_clk,dao		: OUTPUT;
)
VARIABLE
	jsck[7..0]		: DFF;	--高4位為10計數器，低4位為16分頻器

BEGIN
	jsck[].clrn = !clr;			--SI的起始下跳沿
	jsck[].clk = clk;
	
	IF jsck[7..4] < 10 THEN
		jsck[].d = jsck[] + 1;
	ELSE
		jsck[].d = jsck[];
	END IF;
	
	dao = (jsck[7..4] == 10);	--已經收足10位
	js_clk = jsck[3];			--和SI起始位同步的串行接收時鐘

END;