是用聞亭的PCI的仿真器嗎？？？他上面的文檔可是要20k的上拉電阻的。 <br>

  <br>

【 在 huaxing (渭河) 的大作中提到: 】 <br>

: 我做過的，用4.7K沒問題 <br>

  <br>

  <br>

-- <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 202.117.48.51] <br>

發信人: bayou (Reach Higher), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝！！ <br>

發信站: BBS 水木清華站 (Wed Jun 12 12:01:28 2002) <br>

  <br>

用的是合眾達的并口仿真器。 <br>

現在已經基本搞定了。 <br>

DSP狀態如下： <br>

NMI,READY,HOLD,EMU0,EMU1,MP/MC,通過4.7K電阻上拉。 <br>

仿真器可以檢測到DSP，并且可以下載程序，運行也沒有問題了。 <br>

  <br>

  <br>

謝謝各位高手的指點。 <br>

1.但是由于我做的是雙層板，而且在布線時沒有經驗，板上的高頻干擾 <br>

很嚴重，雖然可以看到正常的信號，但是總有100Mhz的高頻干擾存在。 <br>

電源和地上都有。 <br>

2.我的DSP的某些IO和串口接到了CPLD上面，發現如果CPLD運行后，DSP <br>

串口輸出的信號變小了，是不是DSP串口的驅動能力不能驅動CPLD呢？ <br>

  <br>

如何消除高頻干擾？ <br>

再次謝謝！ <br>

  <br>

【 在 Soloman (煮鶴焚琴一俗夫) 的大作中提到: 】 <br>

: 是用聞亭的PCI的仿真器嗎？？？他上面的文檔可是要20k的上拉電阻的。 <br>

  <br>

  <br>

-- <br>

  <br>

                     少壯不努力，老大徒傷悲 <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 166.111.55.164] <br>

發信人: huaxing (渭河), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝??！ <br>



發信站: BBS 水木清華站 (Wed Jun 12 12:48:05 2002) <br>

  <br>

是seed的，isa <br>

  <br>

  <br>

【 在 Soloman (煮鶴焚琴一俗夫) 的大作中提到: 】 <br>

: 是用聞亭的PCI的仿真器嗎？？？他上面的文檔可是要20k的上拉電阻的。 <br>

  <br>

  <br>

-- <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 202.204.6.194] <br>

發信人: huaxing (渭河), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝！！ <br>

發信站: BBS 水木清華站 (Wed Jun 12 12:52:04 2002) <br>

  <br>

其實可以加個244之類，或者價格匹配電阻 <br>

多加去耦電容 <br>

  <br>

  <br>

  <br>

  <br>

  <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: 用的是合眾達的并口仿真器。 <br>

: 現在已經基本搞定了。 <br>

: DSP狀態如下： <br>

: NMI,READY,HOLD,EMU0,EMU1,MP/MC,通過4.7K電阻上拉。 <br>

: 仿真器可以檢測到DSP，并且可以下載程序，運行也沒有問題了。 <br>

: 謝謝各位高手的指點。 <br>

: 1.但是由于我做的是雙層板，而且在布線時沒有經驗，板上的高頻干擾 <br>

: 很嚴重，雖然可以看到正常的信號，但是總有100Mhz的高頻干擾存在。 <br>

: 電源和地上都有。 <br>

: 2.我的DSP的某些IO和串口接到了CPLD上面，發現如果CPLD運行后，DSP <br>

: 串口輸出的信號變小了，是不是DSP串口的驅動能力不能驅動CPLD呢？ <br>

: ................... <br>

  <br>

-- <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 202.204.6.194] <br>

發信人: still (止), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝！！ <br>

發信站: BBS 水木清華站 (Wed Jun 12 15:01:35 2002) <br>

  <br>

  <br>

  <br>

你的CPLD是幾伏的啊，是不是和DSP的電壓一樣的 <br>

  <br>

克服高頻干擾最好做多層板 <br>

  <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: 用的是合眾達的并口仿真器。 <br>

: 現在已經基本搞定了。 <br>

: DSP狀態如下： <br>

: NMI,READY,HOLD,EMU0,EMU1,MP/MC,通過4.7K電阻上拉。 <br>

: 仿真器可以檢測到DSP，并且可以下載程序，運行也沒有問題了。 <br>

: 謝謝各位高手的指點。 <br>

: 1.但是由于我做的是雙層板，而且在布線時沒有經驗，板上的高頻干擾 <br>

: 很嚴重，雖然可以看到正常的信號，但是總有100Mhz的高頻干擾存在。 <br>

: 電源和地上都有。 <br>

: 2.我的DSP的某些IO和串口接到了CPLD上面，發現如果CPLD運行后，DSP <br>

: 串口輸出的信號變小了，是不是DSP串口的驅動能力不能驅動CPLD呢？ <br>

: ................... <br>

  <br>

-- <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 166.111.60.88] <br>

發信人: wbs (永不言敗), 信區: DSPTech <br>



標  題: Re: 請問自己做的5409的板子的問題，急，謝謝?。?<br>

發信站: BBS 水木清華站 (Wed Jun 12 15:27:06 2002) <br>

  <br>

真心祝賀！你的經驗值已經長了很多了！ <br>

我覺得布線確實很重要的，我第一次也是布線的問題，我是通過 <br>

比較TI的JTAG管腳電壓和我自己設計的JTAG管腳電壓，從而發現了 <br>

高頻干擾！ <br>

  <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: 用的是合眾達的并口仿真器。 <br>

: 現在已經基本搞定了。 <br>

: DSP狀態如下： <br>

: NMI,READY,HOLD,EMU0,EMU1,MP/MC,通過4.7K電阻上拉。 <br>

: 仿真器可以檢測到DSP，并且可以下載程序，運行也沒有問題了。 <br>

: 謝謝各位高手的指點。 <br>

: 1.但是由于我做的是雙層板，而且在布線時沒有經驗，板上的高頻干擾 <br>

: 很嚴重，雖然可以看到正常的信號，但是總有100Mhz的高頻干擾存在。 <br>

: 電源和地上都有。 <br>

: 2.我的DSP的某些IO和串口接到了CPLD上面，發現如果CPLD運行后，DSP <br>

: 串口輸出的信號變小了，是不是DSP串口的驅動能力不能驅動CPLD呢？ <br>

: ................... <br>

  <br>

  <br>

-- <br>

－－DSP牛嗎？ <br>

－－牛！ <br>

－－好開發嗎？ <br>

－－Easy!找我！ <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 142.103.36.161] <br>

發信人: bayou (Reach Higher), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝?。?<br>

發信站: BBS 水木清華站 (Wed Jun 12 21:47:46 2002) <br>

  <br>

CPLD是Altera的MAX7128SLC84-10的。 <br>

電源電壓5V。IO可以選擇5V和3.3V的，我當然用3.3V樂。 <br>

  <br>

1.想問問高手，我現在的晶振距離DSP的時鐘輸入管腳比較遠，（約有10cm左右） <br>

如果改的距離近一些是不是會減少一些干擾？ <br>

  <br>

2.另外因為是做實驗板，在板子上加樂許多測試點，這些測試點為了美觀也距離 <br>

管腳比較遠，尤其是100MHz的ClKOUT也在板子上走樂比較遠的線，這些對板子的高頻 <br>

干擾是不是會帶來負面的影響？ <br>

  <br>

  <br>

謝謝！ <br>

  <br>

  <br>

【 在 still (止) 的大作中提到: 】 <br>

: 你的CPLD是幾伏的啊，是不是和DSP的電壓一樣的 <br>

: 克服高頻干擾最好做多層板 <br>

  <br>

  <br>

-- <br>

  <br>

                     少壯不努力，老大徒傷悲 <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 166.111.55.164] <br>

發信人: huaxing (渭河), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝??！ <br>

發信站: BBS 水木清華站 (Wed Jun 12 21:57:31 2002) <br>

  <br>

nod <br>

時鐘加了匹配電阻了么？ <br>

  <br>

  <br>

  <br>

  <br>

  <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: CPLD是Altera的MAX7128SLC84-10的。 <br>

: 電源電壓5V。IO可以選擇5V和3.3V的，我當然用3.3V樂。 <br>

: 1.想問問高手，我現在的晶振距離DSP的時鐘輸入管腳比較遠，（約有10cm左右） <br>

: 如果改的距離近一些是不是會減少一些干擾？ <br>

: 2.另外因為是做實驗板，在板子上加樂許多測試點，這些測試點為了美觀也距離 <br>

: 管腳比較遠，尤其是100MHz的ClKOUT也在板子上走樂比較遠的線，這些對板子的高頻 <br>

: 干擾是不是會帶來負面的影響？ <br>

: 謝謝！ <br>

  <br>

  <br>

-- <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 210.82.111.67] <br>

發信人: bayou (Reach Higher), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝！！ <br>

發信站: BBS 水木清華站 (Thu Jun 13 08:00:11 2002) <br>

  <br>

哦， <br>

實在不好意思，我在電路上還很弱，想問問匹配電阻的作用？ <br>



10Mhz的時鐘大概需要加多大的匹配電阻？如何加法？ <br>

謝謝！ <br>

  <br>

【 在 huaxing (渭河) 的大作中提到: 】 <br>

: nod <br>

: 時鐘加了匹配電阻了么？ <br>

  <br>

  <br>

-- <br>

  <br>

                     少壯不努力，老大徒傷悲 <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 166.111.55.164] <br>

發信人: Soloman (煮鶴焚琴一俗夫), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝??！ <br>

發信站: BBS 水木清華站 (Thu Jun 13 09:44:16 2002) <br>

  <br>

如果有可能，還是改成四層板吧?，F在板子做好了，再想改動余地很小了。除了多加幾個 <br>

去耦電容這類的，也沒有什么辦法了。 <br>

  <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>



: CPLD是Altera的MAX7128SLC84-10的。 <br>

: 電源電壓5V。IO可以選擇5V和3.3V的，我當然用3.3V樂。 <br>

: 1.想問問高手，我現在的晶振距離DSP的時鐘輸入管腳比較遠，（約有10cm左右） <br>

: 如果改的距離近一些是不是會減少一些干擾？ <br>

: 2.另外因為是做實驗板，在板子上加樂許多測試點，這些測試點為了美觀也距離 <br>

: 管腳比較遠，尤其是100MHz的ClKOUT也在板子上走樂比較遠的線，這些對板子的高頻 <br>

: 干擾是不是會帶來負面的影響？ <br>

: 謝謝！ <br>

  <br>

  <br>

-- <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 202.117.48.51] <br>

發信人: wbs (永不言敗), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝??！ <br>

發信站: BBS 水木清華站 (Thu Jun 13 09:59:50 2002) <br>

  <br>

我覺得你現在可以嘗試將晶振移近一些,你的晶振是兩條腿的巴,效果很明顯的! <br>

我是有過很深的體會的. <br>

【 在 Soloman 的大作中提到: 】 <br>

: 如果有可能，還是改成四層板吧?，F在板子做好了，再想改動余地很小了。除了多加.. <br>



: 去耦電容這類的，也沒有什么辦法了。 <br>

: 【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: : CPLD是Altera的MAX7128SLC84-10的。 <br>

: : 電源電壓5V。IO可以選擇5V和3.3V的，我當然用3.3V樂。 <br>

: : 1.想問問高手，我現在的晶振距離DSP的時鐘輸入管腳比較遠，（約有10cm左右） <br>

: : 如果改的距離近一些是不是會減少一些干擾？ <br>

: : 2.另外因為是做實驗板，在板子上加樂許多測試點，這些測試點為了美觀也距離 <br>

: : 管腳比較遠，尤其是100MHz的ClKOUT也在板子上走樂比較遠的線，這些對板子的高頻 <br>

  <br>

: : 干擾是不是會帶來負面的影響？ <br>

: ................... <br>

  <br>

-- <br>

－－DSP牛嗎？ <br>

－－牛！ <br>

－－好開發嗎？ <br>

－－Easy!找我！ <br>

  <br>

  <br>

※ 來源:·BBS 水木清華站 smth.org·[FROM: 137.82.56.53] <br>

發信人: changhong (haha), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝！！ <br>



發信站: BBS 水木清華站 (Thu Jun 13 10:05:24 2002) <br>

  <br>

先用個10M的信號員試是 <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: 哦， <br>

: 實在不好意思，我在電路上還很弱，想問問匹配電阻的作用？ <br>

: 10Mhz的時鐘大概需要加多大的匹配電阻？如何加法？ <br>

: 謝謝！ <br>

  <br>

  <br>

-- <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 202.117.14.12] <br>

發信人: still (止), 信區: DSPTech <br>

標  題: Re: 請問自己做的5409的板子的問題，急，謝謝??！ <br>

發信站: BBS 水木清華站 (Thu Jun 13 19:02:34 2002) <br>

  <br>

高頻信號線如果長了，會有傳輸線效應 <br>

要抑制干擾需要進行阻抗匹配 <br>

  <br>

【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: CPLD是Altera的MAX7128SLC84-10的。 <br>



: 電源電壓5V。IO可以選擇5V和3.3V的，我當然用3.3V樂。 <br>

: 1.想問問高手，我現在的晶振距離DSP的時鐘輸入管腳比較遠，（約有10cm左右） <br>

: 如果改的距離近一些是不是會減少一些干擾？ <br>

: 2.另外因為是做實驗板，在板子上加樂許多測試點，這些測試點為了美觀也距離 <br>

: 管腳比較遠，尤其是100MHz的ClKOUT也在板子上走樂比較遠的線，這些對板子的高頻 <br>

: 干擾是不是會帶來負面的影響？ <br>

: 謝謝！ <br>

  <br>

  <br>

-- <br>

  <br>

※ 來源:·BBS 水木清華站 smth.edu.cn·[FROM: 166.111.60.88] <br>

</small><hr>
<p align="center">[<a href="DSP開發技術.htm">回到開始</a>][<a href="7.htm">上一層</a>][<a href="126.htm">下一篇</a>]
<p align="center"><a href="http://cterm.163.net">歡迎訪問Cterm主頁</a></p>
</table>
</body>
</html>