?? ram44.pin
字號:
-- Copyright (C) 1991-2004 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
------------------------------------------------------------------------------
------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).
-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin, which MUST be connected to GND.
-- GND+ : Unused input. This pin should be connected to GND. It may also
-- be connected to a valid signal on the board (low, high, or
-- toggling) if that signal is required for a different revision
-- of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
------------------------------------------------------------------------------
Quartus II Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version
CHIP "ram44" ASSIGNED TO AN: EP1K30TC144-3
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
TCK : 1 : input : : : :
CONF_DONE : 2 : bidir : : : :
nCEO : 3 : output : : : :
TDO : 4 : output : : : :
VCC_IO : 5 : power : : 3.3V : :
GND_INT : 6 : gnd : : : :
GND* : 7 : : : : :
GND* : 8 : : : : :
GND* : 9 : : : : :
GND* : 10 : : : : :
GND* : 11 : : : : :
GND* : 12 : : : : :
GND* : 13 : : : : :
GND* : 14 : : : : :
GND_INT : 15 : gnd : : : :
VCC_INT : 16 : power : : 2.5V : :
GND* : 17 : : : : :
GND* : 18 : : : : :
GND* : 19 : : : : :
GND* : 20 : : : : :
GND* : 21 : : : : :
GND* : 22 : : : : :
GND* : 23 : : : : :
VCC_IO : 24 : power : : 3.3V : :
GND_INT : 25 : gnd : : : :
GND* : 26 : : : : :
GND* : 27 : : : : :
GND* : 28 : : : : :
GND* : 29 : : : : :
GND* : 30 : : : : :
add[1] : 31 : input : LVTTL/LVCMOS : : : Y
GND* : 32 : : : : :
add[0] : 33 : input : LVTTL/LVCMOS : : : Y
TMS : 34 : input : : : :
nSTATUS : 35 : bidir : : : :
data[3] : 36 : input : LVTTL/LVCMOS : : : Y
GND* : 37 : : : : :
data[1] : 38 : input : LVTTL/LVCMOS : : : Y
data[2] : 39 : input : LVTTL/LVCMOS : : : Y
GND_INT : 40 : gnd : : : :
data[0] : 41 : input : LVTTL/LVCMOS : : : Y
GND* : 42 : : : : :
GND* : 43 : : : : :
GND* : 44 : : : : :
VCC_IO : 45 : power : : 3.3V : :
GND* : 46 : : : : :
GND* : 47 : : : : :
GND* : 48 : : : : :
GND* : 49 : : : : :
VCC_INT : 50 : power : : 2.5V : :
GND* : 51 : : : : :
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -