?? diexing.spl
字號:
[Inputs]
clk
=Are_in[7:0]=
=Aim_in[7:0]=
=Bre_in[7:0]=
=Bim_in[7:0]=
=c_in[7:0]=
=cps_in[8:0]=
=cms_in[8:0]=
[Outputs]
=Dre_out[7:0]=
=Dim_out[7:0]=
=Ere_out[7:0]=
=Eim_out[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel diexing
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -