?? tb_full_adder.ado
字號:
source {C:/Xilinx8.1/data/projnav/scripts/VsimStopServer.tcl}
-- Auto Generated by Project Navigator to simulate
-- HDL Bencher Annotated Test Bench
--
vlib work
onbreak {resume}
onerror {quit -code 99 -force}
onElabError {resume}
vcom -explicit -93 Full_Adder.vhd
vcom -explicit -93 "TB_Full_Adder.ant"
vsim -t 1ps -lib work TB_Full_Adder
run -all
quit -force
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -