module BUS_Connect(Din0,Din1,Din2,Din3,Din4,Din5,Din6,Din7,Dout,
                   CS0,CS1,CS2,CS3,CS4,CS5,CS6,CS7,RD);
  input RD;
  input [7:0] Din0,Din1,Din2,Din3,Din4,Din5,Din6,Din7;
  input CS0,CS1,CS2,CS3,CS4,CS5,CS6,CS7;
  output [7:0] Dout;
 
  wire [7:0] CSin; 
  reg [7:0] Data_Temp;
   
  assign CSin={CS7,CS6,CS5,CS4,CS3,CS2,CS1,CS0};
  assign Dout=(CSin!=8'hff && !RD)? Data_Temp:8'hzz;
  
  always @(CSin or RD)
    begin
       case (CSin)
         8'b11111110 :  Data_Temp<=Din0;
         8'b11111101 :  Data_Temp<=Din1;
         8'b11111011 :  Data_Temp<=Din2;
         8'b11110111 :  Data_Temp<=Din3;
         8'b11101111 :  Data_Temp<=Din4;
         8'b11011111 :  Data_Temp<=Din5;
         8'b10111111 :  Data_Temp<=Din6;
         8'b01111111 :  Data_Temp<=Din7;
       endcase
    end
endmodule