?? verilog.v
字號:
// generated by newgenasym Tue Oct 21 18:34:25 2008module lm317 (adj, in, out); input adj; input in; input out; initial begin endendmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -