?? verilog.v
字號:
// generated by newgenasym Wed Oct 29 11:37:46 2008module dio (a, k); inout a; inout k; initial begin endendmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -