?? io_map.h
字號(hào):
/** ###################################################################
** THIS BEAN MODULE IS GENERATED BY THE TOOL. DO NOT MODIFY IT.
** Filename : IO_Map.H
** Project : Bulid_option_8367
** Processor : 56F8367
** Beantype : IO_Map
** Version : Driver 01.00
** Compiler : Metrowerks DSP C Compiler
** Date/Time : 8/31/2007, 10:09 AM
** Abstract :
** IO_Map.h - implements an IO device's mapping.
** This module contains symbol definitions of all peripheral
** registers and bits.
** Settings :
**
** Contents :
** No public methods
**
** (c) Copyright UNIS, spol. s r.o. 1997-2006
** UNIS, spol. s r.o.
** Jundrovska 33
** 624 00 Brno
** Czech Republic
** http : www.processorexpert.com
** mail : info@processorexpert.com
** ###################################################################*/
#ifndef __IO_Map_H
#define __IO_Map_H
/* Based on CPU DB 56F8367, version 2.87.025 (RegistersPrg V1.097) */
/* DataSheet : MC56F8357/D Rev. 1.0, MC56F8300UM/D - Rev. 1.0 */
#include "PE_Types.h"
/******************************************
*** Peripheral SEMI
*******************************************/
typedef volatile struct {
/*** SEMI_CSBAR_0 - SEMI CS Base Address Register 0; 0x0000F020 ***/
union {
word Word;
} SEMI_CSBAR_0_STR;
#define SEMI_CSBAR_0_BLKSZ0_MASK 1U
#define SEMI_CSBAR_0_BLKSZ1_MASK 2U
#define SEMI_CSBAR_0_BLKSZ2_MASK 4U
#define SEMI_CSBAR_0_BLKSZ3_MASK 8U
#define SEMI_CSBAR_0_ADR12_MASK 16U
#define SEMI_CSBAR_0_ADR13_MASK 32U
#define SEMI_CSBAR_0_ADR14_MASK 64U
#define SEMI_CSBAR_0_ADR15_MASK 128U
#define SEMI_CSBAR_0_ADR16_MASK 256U
#define SEMI_CSBAR_0_ADR17_MASK 512U
#define SEMI_CSBAR_0_ADR18_MASK 1024U
#define SEMI_CSBAR_0_ADR19_MASK 2048U
#define SEMI_CSBAR_0_ADR20_MASK 4096U
#define SEMI_CSBAR_0_ADR21_MASK 8192U
#define SEMI_CSBAR_0_ADR22_MASK 16384U
#define SEMI_CSBAR_0_ADR23_MASK 32768U
#define SEMI_CSBAR_0_BLKSZ_MASK 15U
#define SEMI_CSBAR_0_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_0_ADR_12_MASK 65520U
#define SEMI_CSBAR_0_ADR_12_BITNUM 4U
#define SEMI_CSBAR_0 *((volatile word *)0x0000F020)
/*** SEMI_CSBAR_1 - SEMI CS Base Address Register 1; 0x0000F021 ***/
union {
word Word;
} SEMI_CSBAR_1_STR;
#define SEMI_CSBAR_1_BLKSZ0_MASK 1U
#define SEMI_CSBAR_1_BLKSZ1_MASK 2U
#define SEMI_CSBAR_1_BLKSZ2_MASK 4U
#define SEMI_CSBAR_1_BLKSZ3_MASK 8U
#define SEMI_CSBAR_1_ADR12_MASK 16U
#define SEMI_CSBAR_1_ADR13_MASK 32U
#define SEMI_CSBAR_1_ADR14_MASK 64U
#define SEMI_CSBAR_1_ADR15_MASK 128U
#define SEMI_CSBAR_1_ADR16_MASK 256U
#define SEMI_CSBAR_1_ADR17_MASK 512U
#define SEMI_CSBAR_1_ADR18_MASK 1024U
#define SEMI_CSBAR_1_ADR19_MASK 2048U
#define SEMI_CSBAR_1_ADR20_MASK 4096U
#define SEMI_CSBAR_1_ADR21_MASK 8192U
#define SEMI_CSBAR_1_ADR22_MASK 16384U
#define SEMI_CSBAR_1_ADR23_MASK 32768U
#define SEMI_CSBAR_1_BLKSZ_MASK 15U
#define SEMI_CSBAR_1_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_1_ADR_12_MASK 65520U
#define SEMI_CSBAR_1_ADR_12_BITNUM 4U
#define SEMI_CSBAR_1 *((volatile word *)0x0000F021)
/*** SEMI_CSBAR_2 - SEMI CS Base Address Register 2; 0x0000F022 ***/
union {
word Word;
} SEMI_CSBAR_2_STR;
#define SEMI_CSBAR_2_BLKSZ0_MASK 1U
#define SEMI_CSBAR_2_BLKSZ1_MASK 2U
#define SEMI_CSBAR_2_BLKSZ2_MASK 4U
#define SEMI_CSBAR_2_BLKSZ3_MASK 8U
#define SEMI_CSBAR_2_ADR12_MASK 16U
#define SEMI_CSBAR_2_ADR13_MASK 32U
#define SEMI_CSBAR_2_ADR14_MASK 64U
#define SEMI_CSBAR_2_ADR15_MASK 128U
#define SEMI_CSBAR_2_ADR16_MASK 256U
#define SEMI_CSBAR_2_ADR17_MASK 512U
#define SEMI_CSBAR_2_ADR18_MASK 1024U
#define SEMI_CSBAR_2_ADR19_MASK 2048U
#define SEMI_CSBAR_2_ADR20_MASK 4096U
#define SEMI_CSBAR_2_ADR21_MASK 8192U
#define SEMI_CSBAR_2_ADR22_MASK 16384U
#define SEMI_CSBAR_2_ADR23_MASK 32768U
#define SEMI_CSBAR_2_BLKSZ_MASK 15U
#define SEMI_CSBAR_2_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_2_ADR_12_MASK 65520U
#define SEMI_CSBAR_2_ADR_12_BITNUM 4U
#define SEMI_CSBAR_2 *((volatile word *)0x0000F022)
/*** SEMI_CSBAR_3 - SEMI CS Base Address Register 3; 0x0000F023 ***/
union {
word Word;
} SEMI_CSBAR_3_STR;
#define SEMI_CSBAR_3_BLKSZ0_MASK 1U
#define SEMI_CSBAR_3_BLKSZ1_MASK 2U
#define SEMI_CSBAR_3_BLKSZ2_MASK 4U
#define SEMI_CSBAR_3_BLKSZ3_MASK 8U
#define SEMI_CSBAR_3_ADR12_MASK 16U
#define SEMI_CSBAR_3_ADR13_MASK 32U
#define SEMI_CSBAR_3_ADR14_MASK 64U
#define SEMI_CSBAR_3_ADR15_MASK 128U
#define SEMI_CSBAR_3_ADR16_MASK 256U
#define SEMI_CSBAR_3_ADR17_MASK 512U
#define SEMI_CSBAR_3_ADR18_MASK 1024U
#define SEMI_CSBAR_3_ADR19_MASK 2048U
#define SEMI_CSBAR_3_ADR20_MASK 4096U
#define SEMI_CSBAR_3_ADR21_MASK 8192U
#define SEMI_CSBAR_3_ADR22_MASK 16384U
#define SEMI_CSBAR_3_ADR23_MASK 32768U
#define SEMI_CSBAR_3_BLKSZ_MASK 15U
#define SEMI_CSBAR_3_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_3_ADR_12_MASK 65520U
#define SEMI_CSBAR_3_ADR_12_BITNUM 4U
#define SEMI_CSBAR_3 *((volatile word *)0x0000F023)
/*** SEMI_CSBAR_4 - SEMI CS Base Address Register 4; 0x0000F024 ***/
union {
word Word;
} SEMI_CSBAR_4_STR;
#define SEMI_CSBAR_4_BLKSZ0_MASK 1U
#define SEMI_CSBAR_4_BLKSZ1_MASK 2U
#define SEMI_CSBAR_4_BLKSZ2_MASK 4U
#define SEMI_CSBAR_4_BLKSZ3_MASK 8U
#define SEMI_CSBAR_4_ADR12_MASK 16U
#define SEMI_CSBAR_4_ADR13_MASK 32U
#define SEMI_CSBAR_4_ADR14_MASK 64U
#define SEMI_CSBAR_4_ADR15_MASK 128U
#define SEMI_CSBAR_4_ADR16_MASK 256U
#define SEMI_CSBAR_4_ADR17_MASK 512U
#define SEMI_CSBAR_4_ADR18_MASK 1024U
#define SEMI_CSBAR_4_ADR19_MASK 2048U
#define SEMI_CSBAR_4_ADR20_MASK 4096U
#define SEMI_CSBAR_4_ADR21_MASK 8192U
#define SEMI_CSBAR_4_ADR22_MASK 16384U
#define SEMI_CSBAR_4_ADR23_MASK 32768U
#define SEMI_CSBAR_4_BLKSZ_MASK 15U
#define SEMI_CSBAR_4_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_4_ADR_12_MASK 65520U
#define SEMI_CSBAR_4_ADR_12_BITNUM 4U
#define SEMI_CSBAR_4 *((volatile word *)0x0000F024)
/*** SEMI_CSBAR_5 - SEMI CS Base Address Register 5; 0x0000F025 ***/
union {
word Word;
} SEMI_CSBAR_5_STR;
#define SEMI_CSBAR_5_BLKSZ0_MASK 1U
#define SEMI_CSBAR_5_BLKSZ1_MASK 2U
#define SEMI_CSBAR_5_BLKSZ2_MASK 4U
#define SEMI_CSBAR_5_BLKSZ3_MASK 8U
#define SEMI_CSBAR_5_ADR12_MASK 16U
#define SEMI_CSBAR_5_ADR13_MASK 32U
#define SEMI_CSBAR_5_ADR14_MASK 64U
#define SEMI_CSBAR_5_ADR15_MASK 128U
#define SEMI_CSBAR_5_ADR16_MASK 256U
#define SEMI_CSBAR_5_ADR17_MASK 512U
#define SEMI_CSBAR_5_ADR18_MASK 1024U
#define SEMI_CSBAR_5_ADR19_MASK 2048U
#define SEMI_CSBAR_5_ADR20_MASK 4096U
#define SEMI_CSBAR_5_ADR21_MASK 8192U
#define SEMI_CSBAR_5_ADR22_MASK 16384U
#define SEMI_CSBAR_5_ADR23_MASK 32768U
#define SEMI_CSBAR_5_BLKSZ_MASK 15U
#define SEMI_CSBAR_5_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_5_ADR_12_MASK 65520U
#define SEMI_CSBAR_5_ADR_12_BITNUM 4U
#define SEMI_CSBAR_5 *((volatile word *)0x0000F025)
/*** SEMI_CSBAR_6 - SEMI CS Base Address Register 6; 0x0000F026 ***/
union {
word Word;
} SEMI_CSBAR_6_STR;
#define SEMI_CSBAR_6_BLKSZ0_MASK 1U
#define SEMI_CSBAR_6_BLKSZ1_MASK 2U
#define SEMI_CSBAR_6_BLKSZ2_MASK 4U
#define SEMI_CSBAR_6_BLKSZ3_MASK 8U
#define SEMI_CSBAR_6_ADR12_MASK 16U
#define SEMI_CSBAR_6_ADR13_MASK 32U
#define SEMI_CSBAR_6_ADR14_MASK 64U
#define SEMI_CSBAR_6_ADR15_MASK 128U
#define SEMI_CSBAR_6_ADR16_MASK 256U
#define SEMI_CSBAR_6_ADR17_MASK 512U
#define SEMI_CSBAR_6_ADR18_MASK 1024U
#define SEMI_CSBAR_6_ADR19_MASK 2048U
#define SEMI_CSBAR_6_ADR20_MASK 4096U
#define SEMI_CSBAR_6_ADR21_MASK 8192U
#define SEMI_CSBAR_6_ADR22_MASK 16384U
#define SEMI_CSBAR_6_ADR23_MASK 32768U
#define SEMI_CSBAR_6_BLKSZ_MASK 15U
#define SEMI_CSBAR_6_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_6_ADR_12_MASK 65520U
#define SEMI_CSBAR_6_ADR_12_BITNUM 4U
#define SEMI_CSBAR_6 *((volatile word *)0x0000F026)
/*** SEMI_CSBAR_7 - SEMI CS Base Address Register 7; 0x0000F027 ***/
union {
word Word;
} SEMI_CSBAR_7_STR;
#define SEMI_CSBAR_7_BLKSZ0_MASK 1U
#define SEMI_CSBAR_7_BLKSZ1_MASK 2U
#define SEMI_CSBAR_7_BLKSZ2_MASK 4U
#define SEMI_CSBAR_7_BLKSZ3_MASK 8U
#define SEMI_CSBAR_7_ADR12_MASK 16U
#define SEMI_CSBAR_7_ADR13_MASK 32U
#define SEMI_CSBAR_7_ADR14_MASK 64U
#define SEMI_CSBAR_7_ADR15_MASK 128U
#define SEMI_CSBAR_7_ADR16_MASK 256U
#define SEMI_CSBAR_7_ADR17_MASK 512U
#define SEMI_CSBAR_7_ADR18_MASK 1024U
#define SEMI_CSBAR_7_ADR19_MASK 2048U
#define SEMI_CSBAR_7_ADR20_MASK 4096U
#define SEMI_CSBAR_7_ADR21_MASK 8192U
#define SEMI_CSBAR_7_ADR22_MASK 16384U
#define SEMI_CSBAR_7_ADR23_MASK 32768U
#define SEMI_CSBAR_7_BLKSZ_MASK 15U
#define SEMI_CSBAR_7_BLKSZ_BITNUM 0U
#define SEMI_CSBAR_7_ADR_12_MASK 65520U
#define SEMI_CSBAR_7_ADR_12_BITNUM 4U
#define SEMI_CSBAR_7 *((volatile word *)0x0000F027)
/*** SEMI_CSOR_0 - SEMI CS Option Register 0; 0x0000F028 ***/
union {
word Word;
} SEMI_CSOR_0_STR;
#define SEMI_CSOR_0_WWS0_MASK 1U
#define SEMI_CSOR_0_WWS1_MASK 2U
#define SEMI_CSOR_0_WWS2_MASK 4U
#define SEMI_CSOR_0_WWS3_MASK 8U
#define SEMI_CSOR_0_WWS4_MASK 16U
#define SEMI_CSOR_0_PS_DS0_MASK 32U
#define SEMI_CSOR_0_PS_DS1_MASK 64U
#define SEMI_CSOR_0_R_W0_MASK 128U
#define SEMI_CSOR_0_R_W1_MASK 256U
#define SEMI_CSOR_0_BYTE_EN0_MASK 512U
#define SEMI_CSOR_0_BYTE_EN1_MASK 1024U
#define SEMI_CSOR_0_RWS0_MASK 2048U
#define SEMI_CSOR_0_RWS1_MASK 4096U
#define SEMI_CSOR_0_RWS2_MASK 8192U
#define SEMI_CSOR_0_RWS3_MASK 16384U
#define SEMI_CSOR_0_RWS4_MASK 32768U
#define SEMI_CSOR_0_WWS_MASK 31U
#define SEMI_CSOR_0_WWS_BITNUM 0U
#define SEMI_CSOR_0_PS_DS_MASK 96U
#define SEMI_CSOR_0_PS_DS_BITNUM 5U
#define SEMI_CSOR_0_R_W_MASK 384U
#define SEMI_CSOR_0_R_W_BITNUM 7U
#define SEMI_CSOR_0_BYTE_EN_MASK 1536U
#define SEMI_CSOR_0_BYTE_EN_BITNUM 9U
#define SEMI_CSOR_0_RWS_MASK 63488U
#define SEMI_CSOR_0_RWS_BITNUM 11U
#define SEMI_CSOR_0 *((volatile word *)0x0000F028)
/*** SEMI_CSOR_1 - SEMI CS Option Register 1; 0x0000F029 ***/
union {
word Word;
} SEMI_CSOR_1_STR;
#define SEMI_CSOR_1_WWS0_MASK 1U
#define SEMI_CSOR_1_WWS1_MASK 2U
#define SEMI_CSOR_1_WWS2_MASK 4U
#define SEMI_CSOR_1_WWS3_MASK 8U
#define SEMI_CSOR_1_WWS4_MASK 16U
#define SEMI_CSOR_1_PS_DS0_MASK 32U
#define SEMI_CSOR_1_PS_DS1_MASK 64U
#define SEMI_CSOR_1_R_W0_MASK 128U
#define SEMI_CSOR_1_R_W1_MASK 256U
#define SEMI_CSOR_1_BYTE_EN0_MASK 512U
#define SEMI_CSOR_1_BYTE_EN1_MASK 1024U
#define SEMI_CSOR_1_RWS0_MASK 2048U
#define SEMI_CSOR_1_RWS1_MASK 4096U
#define SEMI_CSOR_1_RWS2_MASK 8192U
#define SEMI_CSOR_1_RWS3_MASK 16384U
#define SEMI_CSOR_1_RWS4_MASK 32768U
#define SEMI_CSOR_1_WWS_MASK 31U
#define SEMI_CSOR_1_WWS_BITNUM 0U
#define SEMI_CSOR_1_PS_DS_MASK 96U
#define SEMI_CSOR_1_PS_DS_BITNUM 5U
#define SEMI_CSOR_1_R_W_MASK 384U
#define SEMI_CSOR_1_R_W_BITNUM 7U
#define SEMI_CSOR_1_BYTE_EN_MASK 1536U
#define SEMI_CSOR_1_BYTE_EN_BITNUM 9U
#define SEMI_CSOR_1_RWS_MASK 63488U
#define SEMI_CSOR_1_RWS_BITNUM 11U
#define SEMI_CSOR_1 *((volatile word *)0x0000F029)
?? 快捷鍵說(shuō)明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號(hào)
Ctrl + =
減小字號(hào)
Ctrl + -