LIBRARY IEEE;  --正弦信號發生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SINGT IS
    PORT ( CLK  : IN STD_LOGIC;                  --信號源時鐘
            DOUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) );--8位波形數據輸出
END;
ARCHITECTURE DACC OF SINGT IS
COMPONENT data_rom    --調用波形數據存儲器LPM_ROM文件：data_rom.vhd聲明
   PORT(address : IN STD_LOGIC_VECTOR (5 DOWNTO 0);--6位地址信號
	    inclock : IN STD_LOGIC ;--地址鎖存時鐘
	           q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)	);
END COMPONENT;
      SIGNAL Q1 : STD_LOGIC_VECTOR (5 DOWNTO 0); --設定內部節點作為地址計數器
    BEGIN
PROCESS(CLK )                                 --LPM_ROM地址發生器進程
    BEGIN
IF CLK'EVENT AND CLK = '1' THEN  
Q1<=Q1+1;  --Q1作為地址發生器計數器
END IF;         
END PROCESS;
u1 : data_rom PORT MAP(address=>Q1, q => DOUT,inclock=>CLK);--例化
END;