有關信號完整性(Signal Integrity)、電磁兼容性(EMC)和串擾(Crosstalk)的定義

什么是信號完整性(signal integrity)?

信號完整性(Signal integrity)是指一個信號在電路中產生正確的相應的能力。信號具有良好的信號完整性(signal integrity)是指當在需要的時候，具有所必需達到的電壓電平數值。

什么是串擾(crosstalk)?

串擾(Crosstalk)是指在兩個不同的電性能網絡之間的相互作用。產生串擾(crosstalk)被稱為Aggressor，而另一個收到干擾的被稱為Victim。通常，一個網絡既是Aggressor，又是Victim。

什么是電磁兼容性(EMI)?

電磁干擾(Electromagnetic Interference)，或者電磁兼容性(EMI)，是從一個傳輸線(transmission line)(例如電纜、導線或封裝的管腳)得到的具有天線特性的結果。印制電路板、集成電路和許多電纜發射并影響電磁兼容性(EMI)的問題。FCC定義了對于一定的頻率的最大發射的水平(例如應用于飛行控制器領域)。 

在時域(time domain)和頻域(frequency domain)之間有什么不同?

時域(time domain)是一個波形的示波器觀察，它通常用于找出管腳到管腳的延時(delays)、偏移(skew)、過沖(overshoot)、、下沖(undershoot)以及設置時間(settling times)。頻域(frequency domain)是一個波形的頻譜分析儀的觀察，它通常用于波形與FCC和其它EMI控制限制之間的比較。(有一個比喻，它就象收音機——你在時域(time domain)中聽見，但是你要找到你喜歡的電臺是在頻域(frequency domain)內。)

什么是傳輸線(transmission line)?

傳輸線(transmission line)是一個網絡(導線)，并且它的電流返回到地或電源。

什么是阻抗(impedance)?

阻抗(Impedance)是傳輸線(transmission line)上輸入電壓對輸入電流的比率值(Z0=V/I)。當一個源送出一個信號到線上，它將阻礙它驅動，直到2*TD時，源并沒有看到它的改變，在這里TD是線的延時(delay)。

什么是反射(reflection)?

反射(reflection)就是在傳輸線(transmission line)上的回波(echo)。信號功率(電壓和電流)的一部分傳輸到線上并達到負載處，但是有一部分被反射(reflected)了。如果負載和線具有相同的(impedance)，反射(Reflections)就不會發生了。

什么是過沖(overshoot)?

過沖(Overshoot)就是第一個峰值或谷值超過設定電壓 - 對于上升沿是指最高電壓而對于下降沿是指最低電壓。下沖(Undershoot)是指下一個谷值或 峰值。過分的過沖(overshoot)能夠引起保護二極管工作，導致過早地失效。

什么是下沖(undershoot)(ringback)?

下沖(Undershoot)是第二個峰值或谷值超過設定電壓 - 對于上升沿過度的谷值或對于下降沿太大的峰值。過分的下沖(undershoot)能夠引起假的時鐘或數據錯誤(誤操作)。

什么振蕩(ringing)?

振蕩(Ringing)就是在反復出現過沖(overshoots)和下沖(undershoots)。

什么是設置時間(settling time)?

設置時間(Settling time)就是對于一個振蕩的信號穩定到指定的最終值所需要的時間。

什么是管腳到管腳(pin-to-pin)的延時(delay)?

管腳到管腳(Pin-to-pin)延時(delay)是指在驅動器端狀態的改變到接收器端狀態的改變之間的時間。這些改變通常發生在給定電壓的50%，最小延時發生在當輸出第一個越過給定的閾值(threshold)，最大延時發生在當輸出最后一個越過電壓閾值(threshold) ，測量所有這些情況。

什么是偏差(skew)?

信號的偏移(skew)是對于同一個網絡到達不同的接收器端之間的時間偏差。偏移(Skew)還被用于在邏輯門上時鐘和數據達到的時間偏差。

什么是斜率(slew rate)?

Slew rate就是邊沿斜率(一個信號的電壓有關的時間改變的比率). I/O 的技術規范 (如PCI)狀態在兩個電壓之間，這就是斜率(slew rate)，它是可以測量的。

什么是靜態線(quiescent line)?

在當前的時鐘周期內它不出現切換。另外也被稱為 "stuck-at" 線或static線。串擾(Crosstalk)能夠引起一個靜態線在時鐘周期內出現切換。

什么是假時鐘(false clocking)?

假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(有時在VIL 或VIH之間)。通常由于過分的下沖(undershoot)或串擾(crosstalk)引起。

什么是IBIS?

IBIS是描述一個輸入/輸出(I/O)的 EIA/ANSI標準。它既包括DC (V/I)特性曲線，也包括瞬態(transient)(V/T)特性曲線 curves as tables of points. HyperLynx的網頁 (Web site)上有連接到 IBIS的主頁，另外還有許多供應商的IBIS 模型網頁。