?? a2d.fit.rpt
字號:
; ld[5] ; Output ; -- ;
; ld[6] ; Output ; -- ;
; ld[7] ; Output ; -- ;
; ramcs ; Output ; -- ;
; ramsck ; Output ; -- ;
; ramsi ; Output ; -- ;
; dacs ; Output ; -- ;
; dasck ; Output ; -- ;
; dadin ; Output ; -- ;
+-----------+----------+---------------+
+--------------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+-----------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; Equal4~103 ; LC_X9_Y6_N8 ; 31 ; Sync. load ; no ; -- ; -- ;
; LessThan0~120 ; LC_X9_Y7_N4 ; 17 ; Clock enable ; no ; -- ; -- ;
; LessThan1~108 ; LC_X9_Y6_N6 ; 32 ; Clock enable, Sync. load ; no ; -- ; -- ;
; clk ; PIN_18 ; 101 ; Clock ; yes ; Global Clock ; GCLK0 ;
; comb~21 ; LC_X9_Y8_N9 ; 2 ; Clock enable ; no ; -- ; -- ;
; comb~3768 ; LC_X6_Y9_N2 ; 5 ; Sync. clear ; no ; -- ; -- ;
; comb~3769 ; LC_X6_Y9_N9 ; 5 ; Sync. load ; no ; -- ; -- ;
; comb~3774 ; LC_X7_Y9_N7 ; 8 ; Clock enable ; no ; -- ; -- ;
; count2[5]~1029 ; LC_X11_Y4_N5 ; 9 ; Clock enable ; no ; -- ; -- ;
; count3[0]~2092 ; LC_X10_Y6_N4 ; 2 ; Clock enable ; no ; -- ; -- ;
; ram_part_addr[2]~4857 ; LC_X11_Y6_N4 ; 3 ; Clock enable ; no ; -- ; -- ;
; sw0 ; PIN_134 ; 61 ; Async. clear, Clock enable ; yes ; Global Clock ; GCLK3 ;
; t_addata[0]~346 ; LC_X9_Y8_N8 ; 8 ; Clock enable ; no ; -- ; -- ;
; t_dadata[15]~734 ; LC_X8_Y7_N2 ; 10 ; Clock enable ; no ; -- ; -- ;
; t_dasck~477 ; LC_X8_Y7_N1 ; 4 ; Clock enable ; no ; -- ; -- ;
; t_int[0]~408 ; LC_X5_Y7_N9 ; 4 ; Clock enable ; no ; -- ; -- ;
; t_ramaddr[12]~1091 ; LC_X9_Y7_N0 ; 16 ; Sync. clear ; no ; -- ; -- ;
; t_ramaddr[12]~1092 ; LC_X9_Y7_N1 ; 16 ; Clock enable ; no ; -- ; -- ;
; t_ramsi~en ; LC_X12_Y8_N7 ; 1 ; Output enable ; no ; -- ; -- ;
; time[3]~1007 ; LC_X9_Y7_N3 ; 10 ; Clock enable ; no ; -- ; -- ;
+-----------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk ; PIN_18 ; 101 ; Global Clock ; GCLK0 ;
; sw0 ; PIN_134 ; 61 ; Global Clock ; GCLK3 ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name ; Fan-Out ;
+--------------------+------------+
; LessThan1~108 ; 32 ;
; Equal4~103 ; 31 ;
; ram_part_addr[1] ; 27 ;
; ram_part_addr[0] ; 26 ;
; count2[6] ; 20 ;
; count2[8] ; 19 ;
; LessThan0~120 ; 17 ;
; Equal3~53 ; 17 ;
; count2[7] ; 17 ;
; count1[7] ; 17 ;
; t_ramaddr[12]~1092 ; 16 ;
; t_ramaddr[12]~1091 ; 16 ;
; ram_part_addr[2] ; 16 ;
; count1[12] ; 16 ;
; count3[0] ; 14 ;
; LessThan6~220 ; 14 ;
; LessThan17~144 ; 14 ;
; count2[5] ; 14 ;
; count3[1]~2073 ; 13 ;
; LessThan11~143 ; 11 ;
; t_dadata[15]~734 ; 10 ;
; LessThan12~245 ; 10 ;
; LessThan20~81 ; 10 ;
; time[3]~1007 ; 10 ;
; Equal4~100 ; 10 ;
; count1[11] ; 10 ;
; LessThan12~246 ; 9 ;
; count2[5]~1029 ; 9 ;
; count3[1] ; 9 ;
; ram_part_addr[3] ; 9 ;
; count1[5] ; 9 ;
; count1[8] ; 9 ;
; ramso ; 8 ;
; Decoder0~148 ; 8 ;
; comb~3774 ; 8 ;
; LessThan10~188 ; 8 ;
; LessThan8~170 ; 8 ;
; count1[4] ; 8 ;
; LessThan18~115 ; 8 ;
; count2[1] ; 8 ;
; t_addata[0]~346 ; 8 ;
; count1[10] ; 8 ;
; count1[3] ; 8 ;
; count1[9] ; 8 ;
; Equal7~80 ; 7 ;
; LessThan13~158 ; 7 ;
; LessThan5~271 ; 7 ;
; LessThan7~342 ; 7 ;
; t_ramcs~1323 ; 7 ;
; count2[0] ; 7 ;
+--------------------+------------+
+---------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+----------------------+
; C4s ; 477 / 2,870 ( 17 % ) ;
; Direct links ; 71 / 3,938 ( 2 % ) ;
; Global clocks ; 2 / 4 ( 50 % ) ;
; LAB clocks ; 14 / 72 ( 19 % ) ;
; LUT chains ; 40 / 1,143 ( 3 % ) ;
; Local interconnects ; 703 / 3,938 ( 18 % ) ;
; R4s ; 578 / 2,832 ( 20 % ) ;
+----------------------------+----------------------+
+---------------------------------------------------------------------------+
; LAB Logic Elements ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements (Average = 8.98) ; Number of LABs (Total = 41) ;
+--------------------------------------------+------------------------------+
; 1 ; 1 ;
; 2 ; 2 ;
; 3 ; 0 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 2 ;
; 8 ; 1 ;
; 9 ; 3 ;
; 10 ; 31 ;
+--------------------------------------------+------------------------------+
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -