?? de2_default.hier_info

?? 噪生消除的VRILOG實現(xiàn)
?? HIER_INFO
?? 第 1 頁 / 共 2 頁
字號:
上一頁 12
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= <GND>
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= sclkout1~0.DB_MAX_OUTPUT_PORT_TYPE


|DE2_Default|I2C_AV_Config:u3
iCLK => mI2C_CLK_DIV[15].CLK
iCLK => mI2C_CLK_DIV[14].CLK
iCLK => mI2C_CLK_DIV[13].CLK
iCLK => mI2C_CLK_DIV[12].CLK
iCLK => mI2C_CLK_DIV[11].CLK
iCLK => mI2C_CLK_DIV[10].CLK
iCLK => mI2C_CLK_DIV[9].CLK
iCLK => mI2C_CLK_DIV[8].CLK
iCLK => mI2C_CLK_DIV[7].CLK
iCLK => mI2C_CLK_DIV[6].CLK
iCLK => mI2C_CLK_DIV[5].CLK
iCLK => mI2C_CLK_DIV[4].CLK
iCLK => mI2C_CLK_DIV[3].CLK
iCLK => mI2C_CLK_DIV[2].CLK
iCLK => mI2C_CLK_DIV[1].CLK
iCLK => mI2C_CLK_DIV[0].CLK
iCLK => mI2C_CTRL_CLK.CLK
iRST_N => iRST_N~0.IN1
I2C_SCLK <= I2C_Controller:u0.I2C_SCLK
I2C_SDAT <= I2C_Controller:u0.I2C_SDAT


|DE2_Default|I2C_AV_Config:u3|I2C_Controller:u0
CLOCK => SD_COUNTER[4]~reg0.CLK
CLOCK => SD_COUNTER[3]~reg0.CLK
CLOCK => SD_COUNTER[2]~reg0.CLK
CLOCK => SD_COUNTER[1]~reg0.CLK
CLOCK => SD_COUNTER[0]~reg0.CLK
CLOCK => SCLK.CLK
CLOCK => SDO~reg0.CLK
CLOCK => ACK1.CLK
CLOCK => ACK2.CLK
CLOCK => ACK3.CLK
CLOCK => END~reg0.CLK
CLOCK => SD[23].CLK
CLOCK => SD[22].CLK
CLOCK => SD[21].CLK
CLOCK => SD[20].CLK
CLOCK => SD[19].CLK
CLOCK => SD[18].CLK
CLOCK => SD[17].CLK
CLOCK => SD[16].CLK
CLOCK => SD[15].CLK
CLOCK => SD[14].CLK
CLOCK => SD[13].CLK
CLOCK => SD[12].CLK
CLOCK => SD[11].CLK
CLOCK => SD[10].CLK
CLOCK => SD[9].CLK
CLOCK => SD[8].CLK
CLOCK => SD[7].CLK
CLOCK => SD[6].CLK
CLOCK => SD[5].CLK
CLOCK => SD[4].CLK
CLOCK => SD[3].CLK
CLOCK => SD[2].CLK
CLOCK => SD[1].CLK
CLOCK => SD[0].CLK
CLOCK => SD_COUNTER[5]~reg0.CLK
CLOCK => comb~2.DATAB
I2C_SCLK <= comb~3.DB_MAX_OUTPUT_PORT_TYPE
I2C_SDAT <= comb~0
I2C_DATA[0] => SD[0].DATAIN
I2C_DATA[1] => SD[1].DATAIN
I2C_DATA[2] => SD[2].DATAIN
I2C_DATA[3] => SD[3].DATAIN
I2C_DATA[4] => SD[4].DATAIN
I2C_DATA[5] => SD[5].DATAIN
I2C_DATA[6] => SD[6].DATAIN
I2C_DATA[7] => SD[7].DATAIN
I2C_DATA[8] => SD[8].DATAIN
I2C_DATA[9] => SD[9].DATAIN
I2C_DATA[10] => SD[10].DATAIN
I2C_DATA[11] => SD[11].DATAIN
I2C_DATA[12] => SD[12].DATAIN
I2C_DATA[13] => SD[13].DATAIN
I2C_DATA[14] => SD[14].DATAIN
I2C_DATA[15] => SD[15].DATAIN
I2C_DATA[16] => SD[16].DATAIN
I2C_DATA[17] => SD[17].DATAIN
I2C_DATA[18] => SD[18].DATAIN
I2C_DATA[19] => SD[19].DATAIN
I2C_DATA[20] => SD[20].DATAIN
I2C_DATA[21] => SD[21].DATAIN
I2C_DATA[22] => SD[22].DATAIN
I2C_DATA[23] => SD[23].DATAIN
GO => SD_COUNTER~6.OUTPUTSELECT
GO => SD_COUNTER~7.OUTPUTSELECT
GO => SD_COUNTER~8.OUTPUTSELECT
GO => SD_COUNTER~9.OUTPUTSELECT
GO => SD_COUNTER~10.OUTPUTSELECT
GO => SD_COUNTER~11.OUTPUTSELECT
END <= END~reg0.DB_MAX_OUTPUT_PORT_TYPE
W_R => ~NO_FANOUT~
ACK <= comb~5.DB_MAX_OUTPUT_PORT_TYPE
RESET => SDO~reg0.PRESET
RESET => ACK1.ACLR
RESET => ACK2.ACLR
RESET => ACK3.ACLR
RESET => END~reg0.PRESET
RESET => SD_COUNTER[4]~reg0.PRESET
RESET => SCLK.PRESET
RESET => SD_COUNTER[3]~reg0.PRESET
RESET => SD_COUNTER[2]~reg0.PRESET
RESET => SD_COUNTER[1]~reg0.PRESET
RESET => SD_COUNTER[0]~reg0.PRESET
RESET => SD_COUNTER[5]~reg0.PRESET
SD_COUNTER[0] <= SD_COUNTER[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SD_COUNTER[1] <= SD_COUNTER[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SD_COUNTER[2] <= SD_COUNTER[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SD_COUNTER[3] <= SD_COUNTER[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SD_COUNTER[4] <= SD_COUNTER[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SD_COUNTER[5] <= SD_COUNTER[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SDO <= SDO~reg0.DB_MAX_OUTPUT_PORT_TYPE


|DE2_Default|AUDIO_DAC_ADC:u4
oAUD_BCK <= oAUD_BCK~reg0.DB_MAX_OUTPUT_PORT_TYPE
oAUD_DATA <= oAUD_DATA~0.DB_MAX_OUTPUT_PORT_TYPE
oAUD_LRCK <= LRCK_1X.DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[0] <= AUD_inL[0].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[1] <= AUD_inL[1].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[2] <= AUD_inL[2].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[3] <= AUD_inL[3].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[4] <= AUD_inL[4].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[5] <= AUD_inL[5].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[6] <= AUD_inL[6].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[7] <= AUD_inL[7].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[8] <= AUD_inL[8].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[9] <= AUD_inL[9].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[10] <= AUD_inL[10].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[11] <= AUD_inL[11].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[12] <= AUD_inL[12].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[13] <= AUD_inL[13].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[14] <= AUD_inL[14].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inL[15] <= AUD_inL[15].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[0] <= AUD_inR[0].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[1] <= AUD_inR[1].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[2] <= AUD_inR[2].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[3] <= AUD_inR[3].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[4] <= AUD_inR[4].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[5] <= AUD_inR[5].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[6] <= AUD_inR[6].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[7] <= AUD_inR[7].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[8] <= AUD_inR[8].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[9] <= AUD_inR[9].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[10] <= AUD_inR[10].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[11] <= AUD_inR[11].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[12] <= AUD_inR[12].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[13] <= AUD_inR[13].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[14] <= AUD_inR[14].DB_MAX_OUTPUT_PORT_TYPE
oAUD_inR[15] <= AUD_inR[15].DB_MAX_OUTPUT_PORT_TYPE
iAUD_ADCDAT => AUD_inL[15].DATAIN
iAUD_ADCDAT => AUD_inL[14].DATAIN
iAUD_ADCDAT => AUD_inL[13].DATAIN
iAUD_ADCDAT => AUD_inL[12].DATAIN
iAUD_ADCDAT => AUD_inL[11].DATAIN
iAUD_ADCDAT => AUD_inL[10].DATAIN
iAUD_ADCDAT => AUD_inL[9].DATAIN
iAUD_ADCDAT => AUD_inL[8].DATAIN
iAUD_ADCDAT => AUD_inL[7].DATAIN
iAUD_ADCDAT => AUD_inL[6].DATAIN
iAUD_ADCDAT => AUD_inL[5].DATAIN
iAUD_ADCDAT => AUD_inL[4].DATAIN
iAUD_ADCDAT => AUD_inL[3].DATAIN
iAUD_ADCDAT => AUD_inL[2].DATAIN
iAUD_ADCDAT => AUD_inL[1].DATAIN
iAUD_ADCDAT => AUD_inL[0].DATAIN
iAUD_ADCDAT => AUD_inR[15].DATAIN
iAUD_ADCDAT => AUD_inR[14].DATAIN
iAUD_ADCDAT => AUD_inR[13].DATAIN
iAUD_ADCDAT => AUD_inR[12].DATAIN
iAUD_ADCDAT => AUD_inR[11].DATAIN
iAUD_ADCDAT => AUD_inR[10].DATAIN
iAUD_ADCDAT => AUD_inR[9].DATAIN
iAUD_ADCDAT => AUD_inR[8].DATAIN
iAUD_ADCDAT => AUD_inR[7].DATAIN
iAUD_ADCDAT => AUD_inR[6].DATAIN
iAUD_ADCDAT => AUD_inR[5].DATAIN
iAUD_ADCDAT => AUD_inR[4].DATAIN
iAUD_ADCDAT => AUD_inR[3].DATAIN
iAUD_ADCDAT => AUD_inR[2].DATAIN
iAUD_ADCDAT => AUD_inR[1].DATAIN
iAUD_ADCDAT => AUD_inR[0].DATAIN
iAUD_extR[0] => AUD_outR[0].DATAIN
iAUD_extR[1] => AUD_outR[1].DATAIN
iAUD_extR[2] => AUD_outR[2].DATAIN
iAUD_extR[3] => AUD_outR[3].DATAIN
iAUD_extR[4] => AUD_outR[4].DATAIN
iAUD_extR[5] => AUD_outR[5].DATAIN
iAUD_extR[6] => AUD_outR[6].DATAIN
iAUD_extR[7] => AUD_outR[7].DATAIN
iAUD_extR[8] => AUD_outR[8].DATAIN
iAUD_extR[9] => AUD_outR[9].DATAIN
iAUD_extR[10] => AUD_outR[10].DATAIN
iAUD_extR[11] => AUD_outR[11].DATAIN
iAUD_extR[12] => AUD_outR[12].DATAIN
iAUD_extR[13] => AUD_outR[13].DATAIN
iAUD_extR[14] => AUD_outR[14].DATAIN
iAUD_extR[15] => AUD_outR[15].DATAIN
iAUD_extL[0] => AUD_outL[0].DATAIN
iAUD_extL[1] => AUD_outL[1].DATAIN
iAUD_extL[2] => AUD_outL[2].DATAIN
iAUD_extL[3] => AUD_outL[3].DATAIN
iAUD_extL[4] => AUD_outL[4].DATAIN
iAUD_extL[5] => AUD_outL[5].DATAIN
iAUD_extL[6] => AUD_outL[6].DATAIN
iAUD_extL[7] => AUD_outL[7].DATAIN
iAUD_extL[8] => AUD_outL[8].DATAIN
iAUD_extL[9] => AUD_outL[9].DATAIN
iAUD_extL[10] => AUD_outL[10].DATAIN
iAUD_extL[11] => AUD_outL[11].DATAIN
iAUD_extL[12] => AUD_outL[12].DATAIN
iAUD_extL[13] => AUD_outL[13].DATAIN
iAUD_extL[14] => AUD_outL[14].DATAIN
iAUD_extL[15] => AUD_outL[15].DATAIN
iCLK_18_4 => BCK_DIV[2].CLK
iCLK_18_4 => BCK_DIV[1].CLK
iCLK_18_4 => BCK_DIV[0].CLK
iCLK_18_4 => oAUD_BCK~reg0.CLK
iCLK_18_4 => LRCK_1X_DIV[8].CLK
iCLK_18_4 => LRCK_1X_DIV[7].CLK
iCLK_18_4 => LRCK_1X_DIV[6].CLK
iCLK_18_4 => LRCK_1X_DIV[5].CLK
iCLK_18_4 => LRCK_1X_DIV[4].CLK
iCLK_18_4 => LRCK_1X_DIV[3].CLK
iCLK_18_4 => LRCK_1X_DIV[2].CLK
iCLK_18_4 => LRCK_1X_DIV[1].CLK
iCLK_18_4 => LRCK_1X_DIV[0].CLK
iCLK_18_4 => LRCK_1X.CLK
iCLK_18_4 => BCK_DIV[3].CLK
iRST_N => SEL_Cont[2].ACLR
iRST_N => SEL_Cont[1].ACLR
iRST_N => SEL_Cont[0].ACLR
iRST_N => LRCK_1X_DIV[7].ACLR
iRST_N => SEL_Cont[3].ACLR
iRST_N => LRCK_1X_DIV[6].ACLR
iRST_N => LRCK_1X_DIV[5].ACLR
iRST_N => LRCK_1X_DIV[4].ACLR
iRST_N => LRCK_1X_DIV[3].ACLR
iRST_N => LRCK_1X_DIV[2].ACLR
iRST_N => LRCK_1X_DIV[1].ACLR
iRST_N => LRCK_1X_DIV[0].ACLR
iRST_N => BCK_DIV[3].ACLR
iRST_N => oAUD_BCK~reg0.ACLR
iRST_N => BCK_DIV[0].ACLR
iRST_N => LRCK_1X.ACLR
iRST_N => BCK_DIV[1].ACLR
iRST_N => BCK_DIV[2].ACLR
iRST_N => LRCK_1X_DIV[8].ACLR


|DE2_Default|ram_infer:PhaseShifter
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
a[0] => mem.waddr[0].DATAIN
a[0] => mem.WADDR
a[0] => mem.RADDR
a[1] => mem.waddr[1].DATAIN
a[1] => mem.WADDR1
a[1] => mem.RADDR1
a[2] => mem.waddr[2].DATAIN
a[2] => mem.WADDR2
a[2] => mem.RADDR2
a[3] => mem.waddr[3].DATAIN
a[3] => mem.WADDR3
a[3] => mem.RADDR3
a[4] => mem.waddr[4].DATAIN
a[4] => mem.WADDR4
a[4] => mem.RADDR4
a[5] => mem.waddr[5].DATAIN
a[5] => mem.WADDR5
a[5] => mem.RADDR5
a[6] => mem.waddr[6].DATAIN
a[6] => mem.WADDR6
a[6] => mem.RADDR6
a[7] => mem.waddr[7].DATAIN
a[7] => mem.WADDR7
a[7] => mem.RADDR7
d[0] => mem.datain[0].DATAIN
d[0] => mem.DATAIN
d[1] => mem.datain[1].DATAIN
d[1] => mem.DATAIN1
d[2] => mem.datain[2].DATAIN
d[2] => mem.DATAIN2
d[3] => mem.datain[3].DATAIN
d[3] => mem.DATAIN3
d[4] => mem.datain[4].DATAIN
d[4] => mem.DATAIN4
d[5] => mem.datain[5].DATAIN
d[5] => mem.DATAIN5
d[6] => mem.datain[6].DATAIN
d[6] => mem.DATAIN6
d[7] => mem.datain[7].DATAIN
d[7] => mem.DATAIN7
d[8] => mem.datain[8].DATAIN
d[8] => mem.DATAIN8
d[9] => mem.datain[9].DATAIN
d[9] => mem.DATAIN9
d[10] => mem.datain[10].DATAIN
d[10] => mem.DATAIN10
d[11] => mem.datain[11].DATAIN
d[11] => mem.DATAIN11
d[12] => mem.datain[12].DATAIN
d[12] => mem.DATAIN12
d[13] => mem.datain[13].DATAIN
d[13] => mem.DATAIN13
d[14] => mem.datain[14].DATAIN
d[14] => mem.DATAIN14
d[15] => mem.datain[15].DATAIN
d[15] => mem.DATAIN15
we => always0~0.DATAIN
we => mem.WE
clk => mem.datain[14].CLK
clk => mem.datain[13].CLK
clk => mem.datain[12].CLK
clk => mem.datain[11].CLK
clk => mem.datain[10].CLK
clk => mem.datain[9].CLK
clk => mem.datain[8].CLK
clk => mem.datain[7].CLK
clk => mem.datain[6].CLK
clk => mem.datain[5].CLK
clk => mem.datain[4].CLK
clk => mem.datain[3].CLK
clk => mem.datain[2].CLK
clk => mem.datain[1].CLK
clk => mem.datain[0].CLK
clk => mem.waddr[7].CLK
clk => mem.waddr[6].CLK
clk => mem.waddr[5].CLK
clk => mem.waddr[4].CLK
clk => mem.waddr[3].CLK
clk => mem.waddr[2].CLK
clk => mem.waddr[1].CLK
clk => mem.waddr[0].CLK
clk => always0~0.CLK
clk => q[15]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[0]~reg0.CLK
clk => mem.datain[15].CLK
clk => mem.CLK0


|DE2_Default|signed_mult:w1xRef
out[0] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[1] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[2] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[3] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[4] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[5] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[6] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[7] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[8] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[9] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[10] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[11] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[12] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[13] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[14] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[15] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[16] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[17] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
a[0] => Mult0.IN17
a[1] => Mult0.IN16
a[2] => Mult0.IN15
a[3] => Mult0.IN14
a[4] => Mult0.IN13
a[5] => Mult0.IN12
a[6] => Mult0.IN11
a[7] => Mult0.IN10
a[8] => Mult0.IN9
a[9] => Mult0.IN8
a[10] => Mult0.IN7
a[11] => Mult0.IN6
a[12] => Mult0.IN5
a[13] => Mult0.IN4
a[14] => Mult0.IN3
a[15] => Mult0.IN2
a[16] => Mult0.IN1
a[17] => Mult0.IN0
b[0] => Mult0.IN35
b[1] => Mult0.IN34
b[2] => Mult0.IN33
b[3] => Mult0.IN32
b[4] => Mult0.IN31
b[5] => Mult0.IN30
b[6] => Mult0.IN29
b[7] => Mult0.IN28
b[8] => Mult0.IN27
b[9] => Mult0.IN26
b[10] => Mult0.IN25
b[11] => Mult0.IN24
b[12] => Mult0.IN23
b[13] => Mult0.IN22
b[14] => Mult0.IN21
b[15] => Mult0.IN20
b[16] => Mult0.IN19
b[17] => Mult0.IN18


|DE2_Default|signed_mult:w2xRefShifted
out[0] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[1] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[2] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[3] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[4] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[5] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[6] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[7] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[8] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[9] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[10] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[11] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[12] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[13] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[14] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[15] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[16] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
out[17] <= Mult0.DB_MAX_OUTPUT_PORT_TYPE
a[0] => Mult0.IN17
a[1] => Mult0.IN16
a[2] => Mult0.IN15
a[3] => Mult0.IN14
a[4] => Mult0.IN13
a[5] => Mult0.IN12
a[6] => Mult0.IN11
a[7] => Mult0.IN10
a[8] => Mult0.IN9
a[9] => Mult0.IN8
a[10] => Mult0.IN7
a[11] => Mult0.IN6
a[12] => Mult0.IN5
a[13] => Mult0.IN4
a[14] => Mult0.IN3
a[15] => Mult0.IN2
a[16] => Mult0.IN1
a[17] => Mult0.IN0
b[0] => Mult0.IN35
b[1] => Mult0.IN34
b[2] => Mult0.IN33
b[3] => Mult0.IN32
b[4] => Mult0.IN31
b[5] => Mult0.IN30
b[6] => Mult0.IN29
b[7] => Mult0.IN28
b[8] => Mult0.IN27
b[9] => Mult0.IN26
b[10] => Mult0.IN25
b[11] => Mult0.IN24
b[12] => Mult0.IN23
b[13] => Mult0.IN22
b[14] => Mult0.IN21
b[15] => Mult0.IN20
b[16] => Mult0.IN19
b[17] => Mult0.IN18
上一頁 12
?? 文件大小 2620 K
?? 上傳用戶 awake2
?? 所屬分類單片機開發(fā)
??? 相關標簽

#VRILOG
?? 快捷鍵說明

復制代碼 Ctrl + C
搜索代碼 Ctrl + F
全屏模式 F11
切換主題 Ctrl + Shift + D
顯示快捷鍵 ?
增大字號 Ctrl + =
減小字號 Ctrl + -
亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

?? de2_default.hier_info

?? 快捷鍵說明
