#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C0      (0x01)#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C1      (0x02)#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C2      (0x04)#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C3      (0x08)/* Bit definitions and macros for MCF_GPIO_PCLRR_UARTH */#define MCF_GPIO_PCLRR_UARTH_PCLRR_UARTH0        (0x01)#define MCF_GPIO_PCLRR_UARTH_PCLRR_UARTH1        (0x02)/* Bit definitions and macros for MCF_GPIO_PCLRR_UARTL */#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL0        (0x01)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL1        (0x02)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL2        (0x04)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL3        (0x08)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL4        (0x10)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL5        (0x20)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL6        (0x40)#define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL7        (0x80)/* Bit definitions and macros for MCF_GPIO_PCLRR_QSPI */#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI0          (0x01)#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI1          (0x02)#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI2          (0x04)#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI3          (0x08)#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI4          (0x10)/* Bit definitions and macros for MCF_GPIO_PCLRR_TIMER */#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER0        (0x01)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER1        (0x02)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER2        (0x04)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER3        (0x08)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER4        (0x10)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER5        (0x20)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER6        (0x40)#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER7        (0x80)/* Bit definitions and macros for MCF_GPIO_PCLRR_ETPU */#define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU0          (0x01)#define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU1          (0x02)#define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU2          (0x04)/* Bit definitions and macros for MCF_GPIO_PAR_AD */#define MCF_GPIO_PAR_AD_PAR_DATAL                (0x01)#define MCF_GPIO_PAR_AD_PAR_ADDR21               (0x20)#define MCF_GPIO_PAR_AD_PAR_ADDR22               (0x40)#define MCF_GPIO_PAR_AD_PAR_ADDR23               (0x80)/* Bit definitions and macros for MCF_GPIO_PAR_BUSCTL */#define MCF_GPIO_PAR_BUSCTL_PAR_TIP(x)           (((x)&0x0003)<<0)#define MCF_GPIO_PAR_BUSCTL_PAR_TS(x)            (((x)&0x0003)<<2)#define MCF_GPIO_PAR_BUSCTL_PAR_TSIZ0            (0x0010)#define MCF_GPIO_PAR_BUSCTL_PAR_TSIZ1            (0x0040)#define MCF_GPIO_PAR_BUSCTL_PAR_RWB              (0x0100)#define MCF_GPIO_PAR_BUSCTL_PAR_TEA(x)           (((x)&0x0003)<<10)#define MCF_GPIO_PAR_BUSCTL_PAR_TA               (0x1000)#define MCF_GPIO_PAR_BUSCTL_PAR_OE               (0x4000)#define MCF_GPIO_PAR_BUSCTL_PAR_TEA_GPIO         (0x0000)#define MCF_GPIO_PAR_BUSCTL_PAR_TEA_DMA          (0x0800)#define MCF_GPIO_PAR_BUSCTL_PAR_TEA_TEA          (0x0C00)#define MCF_GPIO_PAR_BUSCTL_PAR_TS_GPIO          (0x0000)#define MCF_GPIO_PAR_BUSCTL_PAR_TS_DMA           (0x0080)#define MCF_GPIO_PAR_BUSCTL_PAR_TS_TS            (0x00C0)#define MCF_GPIO_PAR_BUSCTL_PAR_TIP_GPIO         (0x0000)#define MCF_GPIO_PAR_BUSCTL_PAR_TIP_DMA          (0x0002)#define MCF_GPIO_PAR_BUSCTL_PAR_TIP_TEA          (0x0003)/* Bit definitions and macros for MCF_GPIO_PAR_BS */#define MCF_GPIO_PAR_BS_PAR_BS0                  (0x01)#define MCF_GPIO_PAR_BS_PAR_BS1                  (0x02)#define MCF_GPIO_PAR_BS_PAR_BS2                  (0x04)#define MCF_GPIO_PAR_BS_PAR_BS3                  (0x08)/* Bit definitions and macros for MCF_GPIO_PAR_CS */#define MCF_GPIO_PAR_CS_PAR_CS1                  (0x02)#define MCF_GPIO_PAR_CS_PAR_CS2                  (0x04)#define MCF_GPIO_PAR_CS_PAR_CS3                  (0x08)#define MCF_GPIO_PAR_CS_PAR_CS4                  (0x10)#define MCF_GPIO_PAR_CS_PAR_CS5                  (0x20)#define MCF_GPIO_PAR_CS_PAR_CS6                  (0x40)#define MCF_GPIO_PAR_CS_PAR_CS7                  (0x80)/* Bit definitions and macros for MCF_GPIO_PAR_SDRAM */#define MCF_GPIO_PAR_SDRAM_PAR_SDCS0             (0x01)#define MCF_GPIO_PAR_SDRAM_PAR_SDCS1             (0x02)#define MCF_GPIO_PAR_SDRAM_PAR_SCKE              (0x04)#define MCF_GPIO_PAR_SDRAM_PAR_SRAS              (0x08)#define MCF_GPIO_PAR_SDRAM_PAR_SCAS              (0x10)#define MCF_GPIO_PAR_SDRAM_PAR_SDWE              (0x20)#define MCF_GPIO_PAR_SDRAM_PAR_CSSDCS(x)         (((x)&0x03)<<6)/* Bit definitions and macros for MCF_GPIO_PAR_FECI2C */#define MCF_GPIO_PAR_FECI2C_PAR_SDA(x)           (((x)&0x03)<<0)#define MCF_GPIO_PAR_FECI2C_PAR_SCL(x)           (((x)&0x03)<<2)#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO(x)         (((x)&0x03)<<4)#define MCF_GPIO_PAR_FECI2C_PAR_EMDC(x)          (((x)&0x03)<<6)#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_GPIO        (0x00)#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_UART2       (0x40)#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_I2C         (0x80)#define MCF_GPIO_PAR_FECI2C_PAR_EMDC_FEC         (0xC0)#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_GPIO       (0x00)#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_UART2      (0x10)#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_I2C        (0x20)#define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_FEC        (0x30)#define MCF_GPIO_PAR_FECI2C_PAR_SCL_GPIO         (0x00)#define MCF_GPIO_PAR_FECI2C_PAR_SCL_FLEX         (0x08)#define MCF_GPIO_PAR_FECI2C_PAR_SCL_I2C          (0x0C)#define MCF_GPIO_PAR_FECI2C_PAR_SDA_GPIO         (0x00)#define MCF_GPIO_PAR_FECI2C_PAR_SDA_FLEX         (0x02)#define MCF_GPIO_PAR_FECI2C_PAR_SDA_I2C          (0x03)/* Bit definitions and macros for MCF_GPIO_PAR_UART */#define MCF_GPIO_PAR_UART_PAR_U0RTS              (0x0001)#define MCF_GPIO_PAR_UART_PAR_U0CTS              (0x0002)#define MCF_GPIO_PAR_UART_PAR_U0TXD              (0x0004)#define MCF_GPIO_PAR_UART_PAR_U0RXD              (0x0008)#define MCF_GPIO_PAR_UART_PAR_U1RTS(x)           (((x)&0x0003)<<4)#define MCF_GPIO_PAR_UART_PAR_U1CTS(x)           (((x)&0x0003)<<6)#define MCF_GPIO_PAR_UART_PAR_U1TXD(x)           (((x)&0x0003)<<8)#define MCF_GPIO_PAR_UART_PAR_U1RXD(x)           (((x)&0x0003)<<10)#define MCF_GPIO_PAR_UART_PAR_U2TXD              (0x1000)#define MCF_GPIO_PAR_UART_PAR_U2RXD              (0x2000)#define MCF_GPIO_PAR_UART_PAR_CAN1EN             (0x4000)#define MCF_GPIO_PAR_UART_PAR_DREQ2              (0x8000)#define MCF_GPIO_PAR_UART_PAR_U1RXD_GPIO         (0x0000)#define MCF_GPIO_PAR_UART_PAR_U1RXD_FLEX         (0x0800)#define MCF_GPIO_PAR_UART_PAR_U1RXD_UART1        (0x0C00)#define MCF_GPIO_PAR_UART_PAR_U1TXD_GPIO         (0x0000)#define MCF_GPIO_PAR_UART_PAR_U1TXD_FLEX         (0x0200)#define MCF_GPIO_PAR_UART_PAR_U1TXD_UART1        (0x0300)#define MCF_GPIO_PAR_UART_PAR_U1CTS_GPIO         (0x0000)#define MCF_GPIO_PAR_UART_PAR_U1CTS_UART2        (0x0080)#define MCF_GPIO_PAR_UART_PAR_U1CTS_UART1        (0x00C0)#define MCF_GPIO_PAR_UART_PAR_U1RTS_GPIO         (0x0000)#define MCF_GPIO_PAR_UART_PAR_U1RTS_UART2        (0x0020)#define MCF_GPIO_PAR_UART_PAR_U1RTS_UART1        (0x0030)/* Bit definitions and macros for MCF_GPIO_PAR_QSPI */#define MCF_GPIO_PAR_QSPI_PAR_SCK(x)             (((x)&0x03)<<0)#define MCF_GPIO_PAR_QSPI_PAR_DOUT               (0x04)#define MCF_GPIO_PAR_QSPI_PAR_DIN(x)             (((x)&0x03)<<3)#define MCF_GPIO_PAR_QSPI_PAR_PCS0               (0x20)#define MCF_GPIO_PAR_QSPI_PAR_PCS1(x)            (((x)&0x03)<<6)#define MCF_GPIO_PAR_QSPI_PAR_PCS1_GPIO          (0x00)#define MCF_GPIO_PAR_QSPI_PAR_PCS1_SDRAMC        (0x80)#define MCF_GPIO_PAR_QSPI_PAR_PCS1_QSPI          (0xC0)#define MCF_GPIO_PAR_QSPI_PAR_DIN_GPIO           (0x00)#define MCF_GPIO_PAR_QSPI_PAR_DIN_I2C            (0x10)#define MCF_GPIO_PAR_QSPI_PAR_DIN_QSPI           (0x1C)#define MCF_GPIO_PAR_QSPI_PAR_SCK_GPIO           (0x00)#define MCF_GPIO_PAR_QSPI_PAR_SCK_I2C            (0x02)#define MCF_GPIO_PAR_QSPI_PAR_SCK_QSPI           (0x03)/* Bit definitions and macros for MCF_GPIO_PAR_TIMER */#define MCF_GPIO_PAR_TIMER_PAR_T0OUT(x)          (((x)&0x0003)<<0)#define MCF_GPIO_PAR_TIMER_PAR_T1OUT(x)          (((x)&0x0003)<<2)#define MCF_GPIO_PAR_TIMER_PAR_T2OUT(x)          (((x)&0x0003)<<4)#define MCF_GPIO_PAR_TIMER_PAR_T3OUT(x)          (((x)&0x0003)<<6)#define MCF_GPIO_PAR_TIMER_PAR_T0IN(x)           (((x)&0x0003)<<8)#define MCF_GPIO_PAR_TIMER_PAR_T1IN(x)           (((x)&0x0003)<<10)#define MCF_GPIO_PAR_TIMER_PAR_T2IN(x)           (((x)&0x0003)<<12)#define MCF_GPIO_PAR_TIMER_PAR_T3IN(x)           (((x)&0x0003)<<14)#define MCF_GPIO_PAR_TIMER_PAR_T3IN_GPIO         (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T3IN_QSPI         (0x4000)#define MCF_GPIO_PAR_TIMER_PAR_T3IN_UART2        (0x8000)#define MCF_GPIO_PAR_TIMER_PAR_T3IN_T3IN         (0xC000)#define MCF_GPIO_PAR_TIMER_PAR_T2IN_GPIO         (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T2IN_T2OUT        (0x1000)#define MCF_GPIO_PAR_TIMER_PAR_T2IN_DMA          (0x2000)#define MCF_GPIO_PAR_TIMER_PAR_T2IN_T2IN         (0x3000)#define MCF_GPIO_PAR_TIMER_PAR_T1IN_GPIO         (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T1IN_T1OUT        (0x0400)#define MCF_GPIO_PAR_TIMER_PAR_T1IN_DMA          (0x0800)#define MCF_GPIO_PAR_TIMER_PAR_T1IN_T1IN         (0x0C00)#define MCF_GPIO_PAR_TIMER_PAR_T0IN_GPIO         (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T0IN_DMA          (0x0200)#define MCF_GPIO_PAR_TIMER_PAR_T0IN_T0IN         (0x0300)#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_GPIO        (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_QSPI        (0x0040)#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_UART2       (0x0080)#define MCF_GPIO_PAR_TIMER_PAR_T3OUT_T3OUT       (0x00C0)#define MCF_GPIO_PAR_TIMER_PAR_T2OUT_GPIO        (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T2OUT_DMA         (0x0020)#define MCF_GPIO_PAR_TIMER_PAR_T2OUT_T2OUT       (0x0030)#define MCF_GPIO_PAR_TIMER_PAR_T1OUT_GPIO        (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T1OUT_DMA         (0x0008)#define MCF_GPIO_PAR_TIMER_PAR_T1OUT_T1OUT       (0x000C)#define MCF_GPIO_PAR_TIMER_PAR_T0OUT_GPIO        (0x0000)#define MCF_GPIO_PAR_TIMER_PAR_T0OUT_DMA         (0x0002)#define MCF_GPIO_PAR_TIMER_PAR_T0OUT_T0OUT       (0x0003)/* Bit definitions and macros for MCF_GPIO_PAR_ETPU */#define MCF_GPIO_PAR_ETPU_PAR_LTPU_ODIS          (0x01)#define MCF_GPIO_PAR_ETPU_PAR_UTPU_ODIS          (0x02)#define MCF_GPIO_PAR_ETPU_PAR_TCRCLK             (0x04)/* Bit definitions and macros for MCF_GPIO_DSCR_EIM */#define MCF_GPIO_DSCR_EIM_DSCR_EIM0              (0x01)#define MCF_GPIO_DSCR_EIM_DSCR_EIM1              (0x10)/* Bit definitions and macros for MCF_GPIO_DSCR_ETPU */#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_7_0         (0x01)#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_15_8        (0x04)#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_23_16       (0x10)#define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_31_24       (0x40)/* Bit definitions and macros for MCF_GPIO_DSCR_FECI2C */#define MCF_GPIO_DSCR_FECI2C_DSCR_I2C            (0x01)#define MCF_GPIO_DSCR_FECI2C_DSCR_FEC            (0x10)/* Bit definitions and macros for MCF_GPIO_DSCR_UART */#define MCF_GPIO_DSCR_UART_DSCR_UART0            (0x01)#define MCF_GPIO_DSCR_UART_DSCR_UART1            (0x04)#define MCF_GPIO_DSCR_UART_DSCR_UART2            (0x10)#define MCF_GPIO_DSCR_UART_DSCR_IRQ              (0x40)/* Bit definitions and macros for MCF_GPIO_DSCR_QSPI */#define MCF_GPIO_DSCR_QSPI_DSCR_QSPI             (0x01)/* Bit definitions and macros for MCF_GPIO_DSCR_TIMER */#define MCF_GPIO_DSCR_TIMER_DSCR_TIMER           (0x01)/********************************************************************/#endif /* __MCF523X_GPIO_H__ */