?? cnt1.v
字號:
module cnt1 (clock, cnt_out);
input clock;
output [3:0] cnt_out;
reg [3:0] cnt_out;
always @ (posedge clock)
cnt_out <= cnt_out + 1;
endmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -