?? clk_div6.v
字號:
module clk_div6(clk,reset,count,clk_out);
input clk,reset;
output clk_out;
output count;
reg[9:0] count;
reg clk_out;
always @(posedge clk or posedge reset)
if(reset)
begin
count<=0;
clk_out<=0;
end
else
if(count==2)
begin
count<=0;
clk_out<=~clk_out;
end
else count<=count+1;
endmodule
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -