?? qiangdaqi.pin
字號:
-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
------------------------------------------------------------------------------
------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).
-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin, which MUST be connected to GND.
-- GND+ : Unused input. This pin should be connected to GND. It may also
-- be connected to a valid signal on the board (low, high, or
-- toggling) if that signal is required for a different revision
-- of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
------------------------------------------------------------------------------
Quartus II Version 5.1 Build 176 10/26/2005 SJ Full Version
CHIP "qiangdaqi" ASSIGNED TO AN: EP1K30TC144-3
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
TCK : 1 : input : : : :
CONF_DONE : 2 : bidir : : : :
nCEO : 3 : output : : : :
TDO : 4 : output : : : :
VCC_IO : 5 : power : : 3.3V : :
GND_INT : 6 : gnd : : : :
GND* : 7 : : : : :
data[0] : 8 : input : LVTTL/LVCMOS : : : Y
data[1] : 9 : input : LVTTL/LVCMOS : : : Y
data[2] : 10 : input : LVTTL/LVCMOS : : : Y
GND* : 11 : : : : :
data[3] : 12 : input : LVTTL/LVCMOS : : : Y
data[4] : 13 : input : LVTTL/LVCMOS : : : Y
GND* : 14 : : : : :
GND_INT : 15 : gnd : : : :
VCC_INT : 16 : power : : 2.5V : :
data[5] : 17 : input : LVTTL/LVCMOS : : : Y
data[6] : 18 : input : LVTTL/LVCMOS : : : Y
data[7] : 19 : input : LVTTL/LVCMOS : : : Y
t4 : 20 : output : LVTTL/LVCMOS : : : Y
GND* : 21 : : : : :
qh[0] : 22 : output : LVTTL/LVCMOS : : : Y
qh[1] : 23 : output : LVTTL/LVCMOS : : : Y
VCC_IO : 24 : power : : 3.3V : :
GND_INT : 25 : gnd : : : :
GND* : 26 : : : : :
GND* : 27 : : : : :
GND* : 28 : : : : :
t3 : 29 : output : LVTTL/LVCMOS : : : Y
GND* : 30 : : : : :
GND* : 31 : : : : :
GND* : 32 : : : : :
GND* : 33 : : : : :
TMS : 34 : input : : : :
nSTATUS : 35 : bidir : : : :
GND* : 36 : : : : :
GND* : 37 : : : : :
GND* : 38 : : : : :
GND* : 39 : : : : :
GND_INT : 40 : gnd : : : :
q1[0] : 41 : output : LVTTL/LVCMOS : : : Y
q1[1] : 42 : output : LVTTL/LVCMOS : : : Y
GND* : 43 : : : : :
GND* : 44 : : : : :
VCC_IO : 45 : power : : 3.3V : :
GND* : 46 : : : : :
GND* : 47 : : : : :
GND* : 48 : : : : :
star : 49 : input : LVTTL/LVCMOS : : : Y
VCC_INT : 50 : power : : 2.5V : :
GND* : 51 : : : : :
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -