INSTRUCTION SET EDUMIPS64=========================Guida veloce all'instruction set di EduMIPS64. Alcune descrizioni sono prese dal manuale MIPS64. Fateci sapere se questo e' un problema, e le rimuoveremo.Istruzione ADDSintassi: ADD rd, rs, rt Descrizione:             Somma due interi a 32 bit. Lancia un'eccezione in caso di overflow.            Istruzione ADDI Sintassi: ADDI rt, rs, immediateDescrizione:             Somma una costante ad un intero a 32 bit. Lancia un'eccezione in caso di overflow.Istruzione ADDIU Sintassi: ADDIU rt, rs, immediateDescrizione:             Somma una costante ad un registro a 32 bit.            L'immediato con segno e' sommato al valore a 32 bit del GPR rs,            il risultato e' memorizzato nel registro rt.            Non si verificano eccezioni di overflow.			Istruzione ADDU Sintassi: ADDU rd, rs, rtDescrizione: rd = rs + rt            Somma due interi a 32 bit.            Il valore a 32 bit del GPR rt e' sommato al valore a 32 bit del registro rs,             il risultato e' memorizzato nel registro rd.            Non si verificano eccezioni di overflow.			Istruzione AND Sintassi: AND rd, rs, rt Descrizione: rd = rs and rt            Effettua un AND logico bit a bit tra il registro rs ed il registro rt.            Mette il risultato nel registro rd.Istruzione ANDI Sintassi: ANDI rt, rs, immediatoDescrizione: rt = rs AND immediato            Effettua un AND logico bit a bit tra il registro rs ed un immediato.            L'immediato a 16 bit "is zero-extended to the left" e successivamente            viene effettuato l'AND bit a bit. Il risultato viene memorizzato nel             registro rt.Istruzione BSintassi: B offsetDescrizione: Effettua un salto incondizionato ad offset            Istruzione BEQ Sintassi: BEQ rs, rt, offsetDescrizione: if rs = rt then branch            Confronta i GPR rs ed rt ed effettua un salto condizionale.            Istruzione BEQZ Sintassi: BEQZ rs, offsetDescrizione: if rs == 0 then branch            Verifica il valore di un GPR ed effettua un salto condizionale.Istruzione BGEZSintassi: BGEZ rs, offsetDescrizione: if rs >= 0 then branch            Se rs >= 0, effettua un salto relativo al PC ad offset.             Istruzione BNE Sintassi: BNE rt, rs, offsetDescrizione: if rs != rt then branch            Verifica il valore di un GPR ed effettua un salto condizionale.            Istruzione BNEZ Sintassi: BNEZ rs, offsetDescrizione: if rs != 0 then branch              Verifica il valore di un GPR ed effettua un salto condizionale.            Istruzione DADD Sintassi: DADD rd, rs, rtDescrizione:             Somma due interi a 64 bit. Lancia un'eccezione in caso di overflow.            Istruzione DADDI Sintassi: DADDI rt, rs, immediateDescrizione:             Somma una costante ad un intero a 64 bit. Lancia un'eccezione in caso di overflow.Istruzione DADDU Sintassi: DADDU rd, rs, rtDescrizione: rd = rs + rt            Somma due interi a 64 bit.            Il valore a 64 bit del GPR rt e' sommato al valore a 64 bit del registro rs,             il risultato e' memorizzato nel registro rd.            Non si verificano eccezioni di overflow.            Istruzione DADDIU Sintassi: DADDIU rt, rs, immediateDescrizione:             Somma una costante ad un registro a 64 bit.            L'immediato con segno e' sommato al valore a 64 bit del GPR rs,            il risultato e' memorizzato nel registro rt.            Non si verificano eccezioni di overflow.Istruzione DDIV Sintassi: DDIV rs, rtDescrizione: (LO, HI) = rs / rt            Effettua la divisione tra due interi a 64 bit.            Divide il valore a 64 bit del registro rs con quello nel registro rt,            considerando entrambi gli operandi come valori con segno.            Il quoziente ed il resto a 64 bit sono memorizzati rispettivamente,            nei registri speciali LO ed HI.            Non si verificano eccezioni aritmetiche.Istruzione DDIVUSintassi: DDIVU rs, rtDescrizione: (LO, HI) = rs / rt            Effettua la divisione tra due interi senza segno a 64 bit.            Divide il valore a 64 bit del registro rs con quello nel registro rt,            considerando entrambi gli operandi come valori senza segno.            Il quoziente ed il resto a 64 bit sono memorizzati rispettivamente,            nei registri speciali LO ed HI.            Non si verificano eccezioni aritmetiche.            Istruzione DIV Sintassi: DIV rs, rtDescrizione: (LO, HI) = rs / rt            Effettua la divisione tra due interi a 32 bit.            Divide il valore a 32 bit del registro rs con quello nel registro rt,            considerando entrambi gli operandi come valori con segno.            Il quoziente ed il resto a 32 bit sono memorizzati rispettivamente,            nei registri speciali LO ed HI.            Non si verificano eccezioni aritmetiche.			Istruzione DIVUSintassi: DIVU rs, rtDescrizione: (LO, HI) = rs / rt            Effettua la divisione tra due interi senza segno a 32 bit.            Divide il valore a 32 bit del registro rs con quello nel registro rt,            considerando entrambi gli operandi come valori senza segno.            Il quoziente ed il resto a 32 bit sono memorizzati rispettivamente,            nei registri speciali LO ed HI.            Non si verificano eccezioni aritmetiche.			Istruzione DMULT Sintassi: DMULT rs, rtDescrizione: (LO) = rs * rt            Moltiplica due interi con segno a 64 bit.            Il valore nel registro rt e' moltiplicato per il valore in rs,            considerando entrambi gli operandi come valori con segno.Istruzione DMULTUSintassi: DMULTU rs, rtDescrizione: (LO) = rs * rt            Moltiplica due interi senza segno a 64 bit.            Il valore nel registro rt e' moltiplicato per il valore in rs.           Istruzione DSLL Sintassi: DSLL rd, rt, saDescrizione:             Effettua uno shift a sinistra del valore a 64 bit di un numero di             bit fisso che varia da 0 a 31.            I valori a 64 bit sono shiftati a sinistra, inserendo degli zeri nei bit            vuoti, il risultato e' memorizzato nel registro rd.            Il numero di bit di cui shiftare il valore e' specificato dal registro sa.            Istruzione DSLLV Sintassi: DSLLV rd, rt, rsDescrizione:             Effettua uno shift a sinistra di un valore a 64 bit di un numero variabile            di bit. I 64 bit contenuti nel GPR rt vengono shiftati a sinistra del valore contenuto negli            ultimi 6 bit in GPR rs (valore senza segno), inserendo degli zeri nei bit vuoti.            Il risultato e' memorizzato nel registro rd.            Istruzione DSRA Format: DSRA rd, rt, saDescrizione:             Effettua uno shift aritmetico a destra di un numero fisso di bit, variabile tra 0 e 31,             del valore a 64 bit.            Istruzione DSRAV Format: DSRAV rd, rt, rsDescrizione: rd = rt >> rs (arithmetic)            Effettua uno shift aritmetico di un numero variabile di bit.            Il valore a 64 bit contenuto nel GPR rt e' shiftato a destra del valore contenuto negli            ultimi 6 bit in GPR rs (valore senza segno), duplicando il bit di segno (63) nei bit vuoti.            Il risultato e' memorizzato nel registro rd.            Istruzione DSRL Sintassi: DSRL rd, rt, saDescrizione:             Effettua uno shift logico a destra di una doubleword per un numero fisso di bit            da 0 a 31. Il valore a 64 bit contenuto nel GPR rt e' shiftato a destra inserendo degli            zeri nei bit vuoti, il risultato e' memorizzato nel registro rd.            Istruzione DSRLV Sintassi:      DSRLV rd, rt, rsDescrizione:             Effettua uno shift logico a destra di una doubleword per un numero variabile di bit.            Il valore a 64 bit contenuto nel GPR rt e' shiftato a destra del valore contenuto negli            ultimi 6 bit in GPR rs (valore senza segno), inserendo degli zeri nei bit vuoti.            Il risultato e' memorizzato nel registro rd.            Istruzione DSUB Sintassi: DSUB rd, rs, rtDescrizione:             Sottrae due interi a 64 bit. Se si verifica un overflow, lancia un'eccezione.            Il valore a 64 bit del registro rt e' sottratto a quello contenuto nel registro rs,            il risultato e' posto in rd.            Istruzione DSUBU Sintassi: DSUBU rd, rs, rtDescrizione:             Sottrae due interi a 64 bit.             Il valore a 64 bit del registro rt e' sottratto a quello contenuto nel registro rs,            il risultato e' posto in rd.			Non si verificano eccezioni di overflow.Istruzione HALT Sintassi:    HALTDescrizione:             Termina l'esecuzione del programma.            Quando un'istuzione HALT effettua lo stadio ID, notifica alla CPU            che tutte le istruzioni della pipeline successive alla HALT devono            essere ignorate.Eccezioni:   HaltExceptionIstruzione J Sintassi: J targetDescrizione:             Salta entro la regione corrente allineata a 256 MB.             E' un salto PC-region (non PC-relative); l'effettivo            indirizzo e' nella regione corrente allineata a 256 MB.            Istruzione JAL