兩個常被參考的特性阻抗公式：

微帶線(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質的介電常數(dielectric constant)。此公式必須在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應用。

帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在 W/H<0.35 及 T/H<0.25 的情況才能應用。


DDR我記得的大概是這樣子，Base on INTEL Sonoma Platform designguide

1.CLK等長長度為X，最長的和最短的相差不超過25mils
2.DQS長度為Y，和CLK比對，Y要在[X-1500,X+1500mils]這個區間
3.DM、DATA長度為Z，和各組的DQS比對，Z要在[Y-25,Y+25mils]區間里面
4.A/C信號（control & command信號）長度為K，和CLK比對，K要在[X-1500,X+2000mils]范圍內
5.阻抗控制：DQ DQS DM CONTROL COMMAND CLK阻抗為55ohm +-15% 

電感和磁珠有什么聯系與區別
電感和磁珠有什么聯系與區別[pcbdown.com]
電感是儲能元件，而磁珠是能量轉換（消耗）器件[pcbdown.com]
電感多用于電源濾波回路，磁珠多用于信號回路，用于EMC對策, 磁珠主要用于抑制電磁輻射干擾，而電感用于這方面則側重于抑制傳導性干擾。兩者都可用于處理EMC、EMI問題。 磁珠是用來吸收超高頻信號，象一些RF電路，PLL，振蕩電路，含超高頻存儲器電路（DDR SDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能元件，用在LC振蕩電路，中低頻的濾波電路等，其應用頻率范圍很少超過錯50MHZ。地的連接一般用電感，電源的連接也用電感，而對信號線則采用磁珠？但實際上磁珠應該也能達到吸收高頻干擾的目的?。慷译姼性诟哳l諧振以后都不能再起電感的作用了……還請各位大俠明示 先必需明白EMI的兩個途徑，即：輻射和傳導，不同的途徑采用不同的抑制方法。前者用磁珠，后者用電感。 對于扳子的IO部分，是不是基于EMC的目的可以用電感將IO部分和扳子的地進行隔離，比如將USB的地和扳子的地用10uH的電感隔離可以防止插拔的噪聲干擾地平面？ 電感一般用于電路的匹配和信號質量的控制上。在模擬地和數字地結合的地方用磁珠。 在模擬地和數字地結合的地方用磁珠。數字地和模擬地之間的磁珠用多大,磁珠的大?。ù_切的說應該是磁珠的特性曲線）,取決于你需要磁珠吸收的干擾波的頻率[pcbdown.com]
為什么磁珠的單位和電阻是一樣的呢？？都是歐姆??！ 磁珠就是阻高頻嘛，對直流電阻低，對高頻電阻高，不就好理解了嗎， 比如1000R@100Mhz就是說對100M頻率的信號有1000歐姆的電阻,因為磁珠的單位是按照它在某一頻率產生的阻抗來標稱的，阻抗的單位也是歐姆。磁珠的datasheet上一般會附有頻率和阻抗的特性曲線圖。一般以100MHz為標準，比如2012B601，就是指在100MHz的時候磁珠的Impedance為600歐姆。 在很多產品中，交換機的兩個地用電容連接起來，為什么不用電感？ 你說的兩個地，其中一個是不是機殼的？我估計（以下全部估計，有錯請指點）如果用磁珠或者直接相連的話，人體靜電等意外電平會輕易進入交換機的地，這樣交換機工作就不正常了。但如果它們之間斷開，那么遭受雷擊或者其他高壓的時候，兩個地之間的電火花引起起火……加電容則避免這種情況。對于加電容的解釋我也覺得很勉強呵呵， [pcbdown.com]
請高手指教！[pcbdown.com]
交換機的地，是通過兩個地之間的之間的電容去消除諧波。就像高阻抗的變壓器一樣，他附加了一個消除諧波的通路！我自己認為！請指正！鐵氧體材料是鐵鎂合金或鐵鎳合金，這種材料具有很高的導磁率，他可以是電感的線圈繞組之間在高頻高阻的情況下產生的電容最小。鐵氧體材料通常在高頻情況下應用，因為在低頻時他們主要程電感特性，使得線上的損耗很小。在高頻情況下，他們主要呈電抗特性比并且隨頻率改變。實際應用中，鐵氧體材料是作為射頻電路的高頻衰減器使用的。實際上，鐵氧體較好的等效于電阻以及電感的并聯，低頻下電阻被電感短路，高頻下電感阻抗變得相當高，以至于電流全部通過電阻。鐵氧體是一個消耗裝置，高頻能量在上面轉化為熱能，這是由他的電阻特性決定的。[pcbdown.com]
線圈，磁珠[pcbdown.com]
有一匝以上的線圈習慣稱為電感線圈，少于一匝（導線直通磁環）的線圈習慣稱之為磁珠。用途由起所需電感量決定。[pcbdown.com]
請教：對于驊訊的USB聲卡方案中，在UBS電源端與地端也分別接有一個磁珠，不知是否有人清楚，但是在實際生產中也有些工程把磁珠用電感去代替了，請問這樣可以嗎？那里的磁珠是起什么作用喲？ 作為電源濾波，可以使用電感。[pcbdown.com]
磁珠的電路符號就是電感[pcbdown.com]
但是型號上可以看出使用的是磁珠[pcbdown.com]
在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同罷了[pcbdown.com]
1， add common mode choke （Impedance 90Ohm的 DC impedace越低越好）[pcbdown.com]
2，add resistance （33ohm to 55ohm）between the difference signals nearby the connector[pcbdown.com]
3，also you can add capacity（10nf～22nf）between the [pcbdown.com]
difference signals 

某機型的layout方案
以射頻器件面為layer1。

層 射頻 基帶
layer1： 器件 器件
layer2： signal 大部分地址和數據signal、部分模擬線（對應3層是地）
layer3： GND 部分走線（包括鍵盤面以及2層走不下的線）、GND
Layer4： 帶狀線 需穿過射頻的基帶模擬控制線(txramp_rf、afc_rf)、音頻線、
基帶主芯片之間的模擬接口線、主時鐘線
Layer5： GND GND
Layer6： 電源層VBAT、LDO_2V8_RF（150mA）、VMEM（150mA）、VEXT（150mA）、VCORE(80ｍA) 、VABB(50ｍA)、VSIM(20ｍA) 、VVCXO（１０ｍA）
Layer7： signal 鍵盤面的走線
Layer8： 器件 器件


二．具體布線要求
1．總原則：
布線順序：射頻帶狀線及控制線（天線處）――基帶射頻模擬接口線（txramp_rf、afc_rf）――基帶模擬線包括音頻線與時鐘線――模擬基帶和數字基帶接口線――電源線――數字線。

2. 射頻帶狀線及控制線布線要求
RFOG、RFOD網絡為第四層的帶狀線，線寬為3mil，其上下兩層均用地包住，帶狀線寬度根據實際板材厚度、以及走線長來確定；由于帶狀線均需打2～7的孔，注意底層在這些孔附近用地包住，并且其他層走線不要離這些孔太近；

RX_GSM、RX_DCS、RX_PCS網絡為頂層射頻接收信號線，線寬走8mil；RFIGN、RFIGP、RFIDN、RFIDP、RFIPN、RFIPP網絡為頂層和第二層射頻接收信號線，定層線寬走8mil，第二層線寬走4mil；
GSM_OUT、DCS_OUT、TX_GSM、TX_DCS/PCS網絡為頂層功放輸出發射信號線，線寬走12mil為宜；

天線開關輸出到測試座、天線觸點的頂層信號線ANT_1、ANT_2、ANT_3、ANT，線寬為12mil為宜。

3. 與射頻接口模擬線 （走四層）
TXRAMP_RF、AFC_RF網絡的走線盡量加粗且兩邊用地線圍住，線寬走6mil；
QN_RF、QP_RF；IN_RF、IP_RF為兩對差分信號線，請線長盡可能相等，且盡可能間距相等，在第四層的走線寬為6mil。

4. 重要的時鐘線（走四層）
13MHz的晶體U108以及石英晶體G300部分為噪聲敏感電路，其下面請盡量減少信號走線。
石英晶體G300的兩個端子OSC32K_IN、OSC32K_OUT步線時注意要平行走線，離D300越近越好。請注意32K時鐘的輸入和輸出線一定不能交叉。
SIN13M_RF、CLK13M_IN、CLK13M_T1、CLK13M_T2、CLK13M_IN_X、CLK13M_OUT網絡的走線請盡量短，兩邊用地線圍住，走線的相鄰兩層要求都是地。
時鐘建議走8mil
5．下列基帶模擬線（走四層）
以下是8對差分信號線：
RECEIVER_P、RECEIVER_N； SPEAKER_P、SPEAKER_N； HS_EARR、 HS_EARL ；HS_EARR_T1、 HS_EARL_T1 ；HS_MICP、HS_MICN；MICP、MICN；USB_DP、USB_DN；USB_DP_T1、USB_DN_T1；USB_DP_X、USB_DN_X； 
為避免相位誤差，線長盡可能相等，且盡可能間距相等。
BATID是AD采樣模擬線，請走6mil；
TSCXP、TSCXM、TSCYP、TSCYM四根模擬線也按照差分信號線走，請走6mil。

6． AGND與GND分布(?)
AGND和GND網絡在原理圖中沒有連在一起，布板完成之后用銅箔連起來，具體位置如下：
D301芯片底部布成模擬地AGND。模擬地AGND和數字地GND在D301的AGND(PIN G5)附近連接。
D400芯片底部布成MIDI模擬地MIDIGND，MIDI模擬地MIDIGND和數字地GND在D400的16管腳附近連接。
AGND最好在50mil以上。

7. 數字基帶與模擬基帶之間的重要接口線：
VSDI、VSDO、VSFS、BSIFS、BSDI、BSDO、BSOFS、ASDI、ASFS、ASDO為高速數據線，線盡可能短、寬(6mil以上)、且線周圍敷銅；
BUZZER、ASM、ABB_INT、\RESET、\ABB_RESET為重要的信號線，請走至少6mil的線，短且線周圍敷銅；

8．數字基帶和外圍器件之間重要接口線
\LCD_RESET、 SIM_RST、\CAMERA_RESET、\MIDI_RST、NFLIP_DET、\MIDI_IRQ、\IRQ_CAMERA_IO、IRQ_CAMERA_IO_X、\PENIRQ為復位信號和中斷信號，請走至少6mil的線。
POWE_ON/OFF走至少6mil的線。

9．電源： 
(1)負載電流較大的電源信號（走六層）：下列電源信號負載電流依次減小，最好將其在電源層分割： CHARGE_IN、VBAT、LDO_2V8_RF（150mA）、VMEM（150mA）、VEXT（150mA）、VCORE(80ｍA) 、VABB(50ｍA)、VSIM(20ｍA) 、VVCXO（１０ｍA），需要走線時VBAT、CHARGE_IN最好40以上。
(2)負載電流較小的電源信號：VRTC、VMIC電流較小，可布在信號層。
(3)充電電路：與XJ600相連的VBAT 、CHARGE_IN，與VT301相連的ISENSE 電源輸線，電流較大，線請布寬一點，建議16mil。
(4)鍵盤背光： KB_BACKLIGHT、KEYBL_T1有50mA電流， R802~R809、VD801~VD808流過的電流是5mA，走線時要注意。
（5）馬達驅動：VIBRATOR、VIBRATOR_x網絡流過電流是100mA。
（6）LCD背光驅動：LCD_BL_CTRL、LCD_BL_CTRL_X網絡流過電流是60mA.
（7）七色燈背光驅動：LPG_GREEN、LPG_RED、LPG_BLUE、LPG_RED_FPC、LPG_GREEN_FPC、LPG_BLUE_FPC、LPG_RED_FPC_x、LPG_GREEN_FPC_x、LPG_BLUE_FPC_x網絡流過電流是5mA，建議走6mil；LPG_OUT流過電流是20mA，建議走8 mil以上，并遠離模擬信號走線和過孔。

10.關于EMI走線
（1）Z701,Z702,Z703的輸出網絡在到達XJ700之前請走在內層，盡量走在2層，然后在XJ700管腳附近打via2~1的孔，打到TOP層。
(2) 從RC濾波走出來的網絡LPG_RED_FPC_x、LPG_GREEN_FPC_x、LPG_BLUE_FPC_x、VIBRATOR_x、NCS_MAIN_LCD_x、NCS_SUB_LCD_x、ADD01_x在到達XJ700之前請走在內層，走在3層或者6層或7層，然后在XJ500管腳附近打孔，打到TOP層。
（3）鍵盤矩陣的網絡不能在第八層走線，盡量走在第七層，第七層走不下可以走到第三層。
（4）鍵盤面底部和頂部耳機部分的走線盡量在第八層少走線。希望鍵盤面到時可以大面積鋪地。
（5）SIM卡XJ601下面（在表層）盡量大面積鋪地，少走信號線。

11.元器件外圍屏蔽條為0.7mm，屏蔽條之間間隔0.3mm，焊盤距離屏蔽條0.4mm，該位置已留出。

12.基帶共有2個BGA器件，由于BGA導電膠只能從一個方向滴膠，所以以射頻面為正面，統一在BGA的左側留出了0.7mm的滴膠位置。

13．20H原則。電源平面比地平面縮進20H。

14．過孔尺寸：1~2,7~8層過孔是0.3mm/0.1mm, 其余過孔是0.55mm/0.25mm。

15．頂層PCB邊緣要有1.5-2mm的寬的接地條，并打孔。

16．在敷完銅后，用過孔將各個層的地連接起來。

17. 注意相鄰層盡量避免平行走線，特別是對第四層的線而言，第三層走線要特別小心。