LIBRARY IEEE;	            			//庫調用
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY GATE IS                			//實體部分，用于電路外部接口描述
    PORT (A,B:IN STD_LOGIC;             //定義外部輸入端口
        Ynand,Yor,Yxor:OUT STD_LOGIC);  //定義外部輸出端口
    END GATE;
ARCHITECTURE one OF GATE IS           //結構體部分，用于電路功能描述
BEGIN  
Ynand <=A NAND B;        			//與門輸出
   Ynor <=A NOR B;            			//或門輸出
   Yxor <=A XOR B;         				//異或門輸出 
END one;