?? verilog.v
字號:
// generated by newgenasym Thu Apr 30 11:30:12 2009module \74ls256 (a, \clr* , cp, \e* , \es* , o, \ps* ); input [8:0] a; input \clr* ; input cp; input \e* ; input \es* ; output [8:0] o; input \ps* ; initial begin endendmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -