?? _primary.vhd
字號:
library verilog;use verilog.vl_types.all;entity can_register_asyn is generic( width : integer := 8; reset_value : integer := 0 ); port( data_in : in vl_logic_vector; data_out : out vl_logic_vector; we : in vl_logic; clk : in vl_logic; rst : in vl_logic );end can_register_asyn;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -