/* 系統設置 */

/*
PLL 輸入和設定必須滿足下面的條件：
FOSC 的范圍：10MHz~25MHz
CCLK 的范圍：10MHz~Fmax（微控制器的最大允許頻率－由內置的系統微控制器
決定）
FCCO 的范圍：156MHz~320MHz
PLL 輸出頻率（當PLL 激活并連接時）由下式得到：
CCLK = M * FOSC 或CCLK = FCCO / (2×P)
*/
#define Fosc            11059200 		//晶振頻率
#define Fcclk           (Fosc * 4)
#define Fcco            (Fcclk * 4)
#define Fpclk           (Fcclk / 4) * 4


#ifndef TRUE
#define TRUE  1
#endif

#ifndef FALSE
#define FALSE 0
#endif

typedef unsigned char  uint8;                   /* defined for unsigned 8-bits integer variable 	無符號8位整型變量  */
typedef signed   char  int8;                    /* defined for signed 8-bits integer variable		有符號8位整型變量  */
typedef unsigned short uint16;                  /* defined for unsigned 16-bits integer variable 	無符號16位整型變量 */
typedef signed   short int16;                   /* defined for signed 16-bits integer variable 		有符號16位整型變量 */
typedef unsigned int   uint32;                  /* defined for unsigned 32-bits integer variable 	無符號32位整型變量 */
typedef signed   int   int32;                   /* defined for signed 32-bits integer variable 		有符號32位整型變量 */
typedef float          fp32;                    /* single precision floating point variable (32bits) 單精度浮點數（32位長度） */
typedef double         fp64;                    /* double precision floating point variable (64bits) 雙精度浮點數（64位長度） */