?? test.v
字號:
module(clk, ip, outp);
wire clk;
reg[32:0] ip;
reg outp;
assign clk <= #5clk;
endmodule
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -