?? cpld_qq2812.fit.rpt
字號:
Fitter report for CPLD_QQ2812
Sat Mar 21 17:16:16 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Fitter Summary
3. Fitter Settings
4. Pin-Out File
5. Fitter Resource Usage Summary
6. Input Pins
7. Output Pins
8. Bidir Pins
9. All Package Pins
10. I/O Standard
11. Dedicated Inputs I/O
12. Output Pin Default Load For Reported TCO
13. Fitter Resource Utilization by Entity
14. Control Signals
15. Global & Other Fast Signals
16. Non-Global High Fan-Out Signals
17. Interconnect Usage Summary
18. LAB External Interconnect
19. LAB Macrocells
20. Parallel Expander
21. Logic Cell Interconnection
22. Fitter Device Options
23. Fitter Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+------------------------------------------------------------------+
; Fitter Summary ;
+-----------------------+------------------------------------------+
; Fitter Status ; Successful - Sat Mar 21 17:16:16 2009 ;
; Quartus II Version ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name ; CPLD_QQ2812 ;
; Top-level Entity Name ; CPLD_QQ2812 ;
; Family ; MAX3000A ;
; Device ; EPM3256AFC256-10 ;
; Timing Models ; Final ;
; Total macrocells ; 72 / 256 ( 28 % ) ;
; Total pins ; 112 / 161 ( 70 % ) ;
+-----------------------+------------------------------------------+
+---------------------------------------------------------------------------------------+
; Fitter Settings ;
+----------------------------------------------------+------------------+---------------+
; Option ; Setting ; Default Value ;
+----------------------------------------------------+------------------+---------------+
; Device ; EPM3256AFC256-10 ; ;
; Use smart compilation ; Off ; Off ;
; Use TimeQuest Timing Analyzer ; Off ; Off ;
; Optimize Timing for ECOs ; Off ; Off ;
; Regenerate full fit report during ECO compiles ; Off ; Off ;
; Optimize IOC Register Placement for Timing ; On ; On ;
; Limit to One Fitting Attempt ; Off ; Off ;
; Fitter Initial Placement Seed ; 1 ; 1 ;
; Slow Slew Rate ; Off ; Off ;
; Fitter Effort ; Auto Fit ; Auto Fit ;
; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
+----------------------------------------------------+------------------+---------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/CODE/CODEQQ2812/EX22_CPLD_QQ2812/CPLD_QQ2812.pin.
+--------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------+--------------------+
; Resource ; Usage ;
+-----------------------------------+--------------------+
; Logic cells ; 72 / 256 ( 28 % ) ;
; Registers ; 48 / 256 ( 19 % ) ;
; Number of pterms used ; 171 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 112 / 161 ( 70 % ) ;
; -- Clock pins ; 2 / 2 ( 100 % ) ;
; -- Dedicated input pins ; 0 / 2 ( 0 % ) ;
; Global signals ; 2 ;
; Shareable expanders ; 0 / 256 ( 0 % ) ;
; Parallel expanders ; 7 / 240 ( 3 % ) ;
; Cells using turbo bit ; 72 / 256 ( 28 % ) ;
; Maximum fan-out node ; DSP_Add[0] ;
; Maximum fan-out ; 60 ;
; Highest non-global fan-out signal ; DSP_Add[0] ;
; Highest non-global fan-out ; 60 ;
; Total fan-out ; 668 ;
; Average fan-out ; 3.63 ;
+-----------------------------------+--------------------+
+---------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; CANRX_1 ; P12 ; -- ; 16 ; 1 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; CANTX ; L12 ; -- ; 15 ; 1 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; CLKOUT ; H11 ; -- ; 10 ; 0 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; CS1 ; G14 ; -- ; 10 ; 53 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; DSP_Add[0] ; T13 ; -- ; 16 ; 60 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; DSP_Add[1] ; D11 ; -- ; 13 ; 60 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; DSP_Add[2] ; L16 ; -- ; 15 ; 60 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; DSP_Add[3] ; A9 ; -- ; 9 ; 60 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; DSP_Add[4] ; R6 ; -- ; 8 ; 60 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; DSP_Add[5] ; L10 ; -- ; 12 ; 60 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; EXINT[0] ; H6 ; -- ; 7 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; EXINT[1] ; M10 ; -- ; 12 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; EXINT[2] ; T6 ; -- ; 8 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; EXINT[3] ; E11 ; -- ; 13 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; EXINT[4] ; F9 ; -- ; 9 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; FIFO_EMPTY ; J5 ; -- ; 7 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; FIFO_FULL ; M13 ; -- ; 15 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; FIFO_PROG ; M9 ; -- ; 12 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; IFCLK ; J14 ; -- ; 11 ; 0 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; IN[0] ; F13 ; -- ; 14 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
; IN[10] ; D10 ; -- ; 9 ; 2 ; 0 ; no ; 3.3-V LVTTL ; Fitter ;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -