?? _primary.vhd
字號:
library verilog;use verilog.vl_types.all;entity top is port( clk : in vl_logic; reset : in vl_logic; decode_out : out vl_logic; rst_encode : out vl_logic; en_encode : out vl_logic; valid_out : out vl_logic; result : out vl_logic; result_valid : out vl_logic; valid_data_result: out vl_logic; data_out_result : out vl_logic; valid_data_out_cnt40: out vl_logic; data_out_cnt40 : out vl_logic; valid_out_cnt25_temp: out vl_logic; valid_out_temp : out vl_logic );end top;
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -