?? erjiguan_deng.fit.rpt
字號:
; 34 ; 33 ; -- ; led[7] ; output ; TTL ; ; Y ;
; 35 ; 34 ; -- ; GND* ; ; ; ; ;
; 36 ; 35 ; -- ; GND* ; ; ; ; ;
; 37 ; 36 ; -- ; GND* ; ; ; ; ;
; 38 ; 37 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 39 ; 38 ; -- ; GND* ; ; ; ; ;
; 40 ; 39 ; -- ; GND* ; ; ; ; ;
; 41 ; 40 ; -- ; GND* ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; VCCINT ; power ; ; 5.0V ; ;
; 44 ; 43 ; -- ; GND* ; ; ; ; ;
; 45 ; 44 ; -- ; GND* ; ; ; ; ;
; 46 ; 45 ; -- ; GND* ; ; ; ; ;
; 47 ; 46 ; -- ; GND ; gnd ; ; ; ;
; 48 ; 47 ; -- ; GND* ; ; ; ; ;
; 49 ; 48 ; -- ; GND* ; ; ; ; ;
; 50 ; 49 ; -- ; GND* ; ; ; ; ;
; 51 ; 50 ; -- ; GND* ; ; ; ; ;
; 52 ; 51 ; -- ; GND* ; ; ; ; ;
; 53 ; 52 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 54 ; 53 ; -- ; clr ; input ; TTL ; ; Y ;
; 55 ; 54 ; -- ; GND* ; ; ; ; ;
; 56 ; 55 ; -- ; GND* ; ; ; ; ;
; 57 ; 56 ; -- ; GND* ; ; ; ; ;
; 58 ; 57 ; -- ; GND* ; ; ; ; ;
; 59 ; 58 ; -- ; GND ; gnd ; ; ; ;
; 60 ; 59 ; -- ; GND* ; ; ; ; ;
; 61 ; 60 ; -- ; GND* ; ; ; ; ;
; 62 ; 61 ; -- ; +TCK ; input ; TTL ; ; N ;
; 63 ; 62 ; -- ; c ; input ; TTL ; ; Y ;
; 64 ; 63 ; -- ; GND* ; ; ; ; ;
; 65 ; 64 ; -- ; GND* ; ; ; ; ;
; 66 ; 65 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 67 ; 66 ; -- ; GND* ; ; ; ; ;
; 68 ; 67 ; -- ; GND* ; ; ; ; ;
; 69 ; 68 ; -- ; GND* ; ; ; ; ;
; 70 ; 69 ; -- ; GND* ; ; ; ; ;
; 71 ; 70 ; -- ; *TDO ; output ; TTL ; ; N ;
; 72 ; 71 ; -- ; GND ; gnd ; ; ; ;
; 73 ; 72 ; -- ; GND* ; ; ; ; ;
; 74 ; 73 ; -- ; GND* ; ; ; ; ;
; 75 ; 74 ; -- ; GND* ; ; ; ; ;
; 76 ; 75 ; -- ; GND* ; ; ; ; ;
; 77 ; 76 ; -- ; GND* ; ; ; ; ;
; 78 ; 77 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 79 ; 78 ; -- ; GND* ; ; ; ; ;
; 80 ; 79 ; -- ; GND* ; ; ; ; ;
; 81 ; 80 ; -- ; GND* ; ; ; ; ;
; 82 ; 81 ; -- ; GND ; gnd ; ; ; ;
; 83 ; 82 ; -- ; clk ; input ; TTL ; ; Y ;
; 84 ; 83 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL ; - ; 1 ; 0 ; 0 ; 1 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; clk ; 83 ; Input ; -- ; TTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 0 pF ; Not Available ;
+--------------+-------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |erjiguan_deng ; 12 ; 15 ; |erjiguan_deng ;
+----------------------------+------------+------+---------------------+
+---------------------------------------------------------------------------------------------+
; Control Signals ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; clk ; PIN_83 ; 4 ; Clock ; yes ; On ; -- ;
; clr ; PIN_54 ; 4 ; Async. clear ; no ; -- ; -- ;
+------+----------+---------+--------------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk ; PIN_83 ; 4 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------+------------------------+
; Name ; Fan-Out ;
+--------+------------------------+
; q[0] ; 12 ;
; q[1] ; 11 ;
; q[3] ; 10 ;
; q[2] ; 10 ;
; c ; 8 ;
; clr ; 4 ;
; p2~769 ; 1 ;
; p2~766 ; 1 ;
; p2~761 ; 1 ;
; p2~755 ; 1 ;
; p2~750 ; 1 ;
; p2~746 ; 1 ;
; p2~743 ; 1 ;
; p2~739 ; 1 ;
+--------+------------------------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 11 / 288 ( 3 % ) ;
; PIAs ; 11 / 288 ( 3 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 1.38) ; Number of LABs (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 1 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 1.50) ; Number of LABs (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 1 ;
+----------------------------------------+-----------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+----------------------------------+----------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+----------------------------------+----------------------------------------------------------------------------------------+
; C ; LC39 ; clk, q[3], q[2], q[1], q[0], clr ; q[0], q[1], q[2], q[3], p2~739, p2~743, p2~746, p2~750, p2~755, p2~761, p2~766, p2~769 ;
; C ; LC36 ; clk, q[0], clr ; q[0], q[2], q[3], p2~739, p2~743, p2~746, p2~750, p2~755, p2~761, p2~766, p2~769 ;
; C ; LC34 ; clk, q[1], q[0], clr ; q[0], q[3], p2~739, p2~743, p2~746, p2~750, p2~755, p2~761, p2~766, p2~769 ;
; C ; LC33 ; clk, q[3], q[2], q[1], q[0], clr ; q[0], q[3], p2~739, p2~743, p2~746, p2~750, p2~755, p2~761, p2~766, p2~769 ;
; C ; LC35 ; q[1], c, q[3], q[2], q[0] ; led[5] ;
; C ; LC43 ; c, q[3], q[2], q[1], q[0] ; led[1] ;
; C ; LC37 ; c, q[3], q[2], q[0], q[1] ; led[4] ;
; C ; LC38 ; c, q[3], q[2], q[1], q[0] ; led[3] ;
; C ; LC40 ; c, q[3], q[2], q[1], q[0] ; led[2] ;
; C ; LC45 ; c, q[0], q[3], q[2], q[1] ; led[0] ;
; D ; LC61 ; c, q[3], q[2], q[1], q[0] ; led[7] ;
; D ; LC64 ; q[2], q[1], q[0], c, q[3] ; led[6] ;
+-----+------------+----------------------------------+----------------------------------------------------------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
Info: Processing started: Sat May 23 10:23:49 2009
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off erjiguan_deng -c erjiguan_deng
Info: Selected device EPM7128SLC84-15 for design erjiguan_deng
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Sat May 23 10:23:50 2009
Info: Elapsed time: 00:00:00
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -