?? imx-regs.h
字號(hào):
#ifndef _IMX_REGS_H#define _IMX_REGS_H/* ------------------------------------------------------------------------ * Motorola IMX system registers * ------------------------------------------------------------------------ * */# ifndef __ASSEMBLY__# define __REG(x) (*((volatile u32 *)(x)))# define __REG2(x,y) \ ( __builtin_constant_p(y) ? (__REG((x) + (y))) \ : (*(volatile u32 *)((u32)&__REG(x) + (y))) )# else# define __REG(x) (x)# define __REG2(x,y) ((x)+(y))#endif#define IMX_IO_BASE 0x00200000/* * Register BASEs, based on OFFSETs * */#define IMX_AIPI1_BASE (0x00000 + IMX_IO_BASE)#define IMX_WDT_BASE (0x01000 + IMX_IO_BASE)#define IMX_TIM1_BASE (0x02000 + IMX_IO_BASE)#define IMX_TIM2_BASE (0x03000 + IMX_IO_BASE)#define IMX_RTC_BASE (0x04000 + IMX_IO_BASE)#define IMX_LCDC_BASE (0x05000 + IMX_IO_BASE)#define IMX_UART1_BASE (0x06000 + IMX_IO_BASE)#define IMX_UART2_BASE (0x07000 + IMX_IO_BASE)#define IMX_PWM_BASE (0x08000 + IMX_IO_BASE)#define IMX_DMAC_BASE (0x09000 + IMX_IO_BASE)#define IMX_AIPI2_BASE (0x10000 + IMX_IO_BASE)#define IMX_SIM_BASE (0x11000 + IMX_IO_BASE)#define IMX_USBD_BASE (0x12000 + IMX_IO_BASE)#define IMX_SPI1_BASE (0x13000 + IMX_IO_BASE)#define IMX_MMC_BASE (0x14000 + IMX_IO_BASE)#define IMX_ASP_BASE (0x15000 + IMX_IO_BASE)#define IMX_BTA_BASE (0x16000 + IMX_IO_BASE)#define IMX_I2C_BASE (0x17000 + IMX_IO_BASE)#define IMX_SSI_BASE (0x18000 + IMX_IO_BASE)#define IMX_SPI2_BASE (0x19000 + IMX_IO_BASE)#define IMX_MSHC_BASE (0x1A000 + IMX_IO_BASE)#define IMX_PLL_BASE (0x1B000 + IMX_IO_BASE)#define IMX_SYSCTRL_BASE (0x1B800 + IMX_IO_BASE)#define IMX_GPIO_BASE (0x1C000 + IMX_IO_BASE)#define IMX_EIM_BASE (0x20000 + IMX_IO_BASE)#define IMX_SDRAMC_BASE (0x21000 + IMX_IO_BASE)#define IMX_MMA_BASE (0x22000 + IMX_IO_BASE)#define IMX_AITC_BASE (0x23000 + IMX_IO_BASE)#define IMX_CSI_BASE (0x24000 + IMX_IO_BASE)/* Watchdog Registers*/#define WCR __REG(IMX_WDT_BASE + 0x00) /* Watchdog Control Register */#define WSR __REG(IMX_WDT_BASE + 0x04) /* Watchdog Service Register */#define WSTR __REG(IMX_WDT_BASE + 0x08) /* Watchdog Status Register *//* SYSCTRL Registers */#define SIDR __REG(IMX_SYSCTRL_BASE + 0x4) /* Silicon ID Register */#define FMCR __REG(IMX_SYSCTRL_BASE + 0x8) /* Function Multiplex Control Register */#define GPCR __REG(IMX_SYSCTRL_BASE + 0xC) /* Function Multiplex Control Register *//* Chip Select Registers */#define CS0U __REG(IMX_EIM_BASE) /* Chip Select 0 Upper Register */#define CS0L __REG(IMX_EIM_BASE + 0x4) /* Chip Select 0 Lower Register */#define CS1U __REG(IMX_EIM_BASE + 0x8) /* Chip Select 1 Upper Register */#define CS1L __REG(IMX_EIM_BASE + 0xc) /* Chip Select 1 Lower Register */#define CS2U __REG(IMX_EIM_BASE + 0x10) /* Chip Select 2 Upper Register */#define CS2L __REG(IMX_EIM_BASE + 0x14) /* Chip Select 2 Lower Register */#define CS3U __REG(IMX_EIM_BASE + 0x18) /* Chip Select 3 Upper Register */#define CS3L __REG(IMX_EIM_BASE + 0x1c) /* Chip Select 3 Lower Register */#define CS4U __REG(IMX_EIM_BASE + 0x20) /* Chip Select 4 Upper Register */#define CS4L __REG(IMX_EIM_BASE + 0x24) /* Chip Select 4 Lower Register */#define CS5U __REG(IMX_EIM_BASE + 0x28) /* Chip Select 5 Upper Register */#define CS5L __REG(IMX_EIM_BASE + 0x2c) /* Chip Select 5 Lower Register */#define EIM __REG(IMX_EIM_BASE + 0x30) /* EIM Configuration Register *//* SDRAM controller registers */#define SDCTL0 __REG(IMX_SDRAMC_BASE) /* SDRAM 0 Control Register */#define SDCTL1 __REG(IMX_SDRAMC_BASE + 0x4) /* SDRAM 1 Control Register */#define SDMISC __REG(IMX_SDRAMC_BASE + 0x14) /* Miscellaneous Register */#define SDRST __REG(IMX_SDRAMC_BASE + 0x18) /* SDRAM Reset Register *//* PLL registers */#define CSCR __REG(IMX_PLL_BASE) /* Clock Source Control Register */#define MPCTL0 __REG(IMX_PLL_BASE + 0x4) /* MCU PLL Control Register 0 */#define MPCTL1 __REG(IMX_PLL_BASE + 0x8) /* MCU PLL and System Clock Register 1 */#define SPCTL0 __REG(IMX_PLL_BASE + 0xc) /* System PLL Control Register 0 */#define SPCTL1 __REG(IMX_PLL_BASE + 0x10) /* System PLL Control Register 1 */#define PCDR __REG(IMX_PLL_BASE + 0x20) /* Peripheral Clock Divider Register */#define CSCR_MPLL_RESTART (1<<21)/* * GPIO Module and I/O Multiplexer * x = 0..3 for reg_A, reg_B, reg_C, reg_D */#define DDIR(x) __REG2(IMX_GPIO_BASE + 0x00, ((x) & 3) << 8)#define OCR1(x) __REG2(IMX_GPIO_BASE + 0x04, ((x) & 3) << 8)#define OCR2(x) __REG2(IMX_GPIO_BASE + 0x08, ((x) & 3) << 8)#define ICONFA1(x) __REG2(IMX_GPIO_BASE + 0x0c, ((x) & 3) << 8)#define ICONFA2(x) __REG2(IMX_GPIO_BASE + 0x10, ((x) & 3) << 8)#define ICONFB1(x) __REG2(IMX_GPIO_BASE + 0x14, ((x) & 3) << 8)#define ICONFB2(x) __REG2(IMX_GPIO_BASE + 0x18, ((x) & 3) << 8)#define DR(x) __REG2(IMX_GPIO_BASE + 0x1c, ((x) & 3) << 8)#define GIUS(x) __REG2(IMX_GPIO_BASE + 0x20, ((x) & 3) << 8)#define SSR(x) __REG2(IMX_GPIO_BASE + 0x24, ((x) & 3) << 8)#define ICR1(x) __REG2(IMX_GPIO_BASE + 0x28, ((x) & 3) << 8)#define ICR2(x) __REG2(IMX_GPIO_BASE + 0x2c, ((x) & 3) << 8)#define IMR(x) __REG2(IMX_GPIO_BASE + 0x30, ((x) & 3) << 8)#define ISR(x) __REG2(IMX_GPIO_BASE + 0x34, ((x) & 3) << 8)#define GPR(x) __REG2(IMX_GPIO_BASE + 0x38, ((x) & 3) << 8)#define SWR(x) __REG2(IMX_GPIO_BASE + 0x3c, ((x) & 3) << 8)#define PUEN(x) __REG2(IMX_GPIO_BASE + 0x40, ((x) & 3) << 8)#define GPIO_PIN_MASK 0x1f#define GPIO_PORT_MASK (0x3 << 5)#define GPIO_PORTA (0<<5)#define GPIO_PORTB (1<<5)#define GPIO_PORTC (2<<5)#define GPIO_PORTD (3<<5)#define GPIO_OUT (1<<7)#define GPIO_IN (0<<7)#define GPIO_PUEN (1<<8)#define GPIO_PF (0<<9)#define GPIO_AF (1<<9)#define GPIO_OCR_MASK (3<<10)#define GPIO_AIN (0<<10)#define GPIO_BIN (1<<10)#define GPIO_CIN (2<<10)#define GPIO_GPIO (3<<10)#define GPIO_AOUT (1<<12)#define GPIO_BOUT (1<<13)/* assignements for GPIO alternate/primary functions *//* FIXME: This list is not completed. The correct directions are * missing on some (many) pins */#define PA0_PF_A24 ( GPIO_PORTA | GPIO_PF | 0 )#define PA0_AIN_SPI2_CLK ( GPIO_PORTA | GPIO_OUT | GPIO_AIN | 0 )#define PA0_AF_ETMTRACESYNC ( GPIO_PORTA | GPIO_AF | 0 )#define PA1_AOUT_SPI2_RXD ( GPIO_PORTA | GPIO_IN | GPIO_AOUT | 1 )#define PA1_PF_TIN ( GPIO_PORTA | GPIO_PF | 1 )#define PA2_PF_PWM0 ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 2 )#define PA3_PF_CSI_MCLK ( GPIO_PORTA | GPIO_PF | 3 )#define PA4_PF_CSI_D0 ( GPIO_PORTA | GPIO_PF | 4 )#define PA5_PF_CSI_D1 ( GPIO_PORTA | GPIO_PF | 5 )#define PA6_PF_CSI_D2 ( GPIO_PORTA | GPIO_PF | 6 )#define PA7_PF_CSI_D3 ( GPIO_PORTA | GPIO_PF | 7 )#define PA8_PF_CSI_D4 ( GPIO_PORTA | GPIO_PF | 8 )#define PA9_PF_CSI_D5 ( GPIO_PORTA | GPIO_PF | 9 )#define PA10_PF_CSI_D6 ( GPIO_PORTA | GPIO_PF | 10 )#define PA11_PF_CSI_D7 ( GPIO_PORTA | GPIO_PF | 11 )#define PA12_PF_CSI_VSYNC ( GPIO_PORTA | GPIO_PF | 12 )#define PA13_PF_CSI_HSYNC ( GPIO_PORTA | GPIO_PF | 13 )#define PA14_PF_CSI_PIXCLK ( GPIO_PORTA | GPIO_PF | 14 )#define PA15_PF_I2C_SDA ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 15 )#define PA16_PF_I2C_SCL ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 16 )#define PA17_AF_ETMTRACEPKT4 ( GPIO_PORTA | GPIO_AF | 17 )#define PA17_AIN_SPI2_SS ( GPIO_PORTA | GPIO_AIN | 17 )#define PA18_AF_ETMTRACEPKT5 ( GPIO_PORTA | GPIO_AF | 18 )#define PA19_AF_ETMTRACEPKT6 ( GPIO_PORTA | GPIO_AF | 19 )#define PA20_AF_ETMTRACEPKT7 ( GPIO_PORTA | GPIO_AF | 20 )#define PA21_PF_A0 ( GPIO_PORTA | GPIO_PF | 21 )#define PA22_PF_CS4 ( GPIO_PORTA | GPIO_PF | 22 )#define PA23_PF_CS5 ( GPIO_PORTA | GPIO_PF | 23 )#define PA24_PF_A16 ( GPIO_PORTA | GPIO_PF | 24 )#define PA24_AF_ETMTRACEPKT0 ( GPIO_PORTA | GPIO_AF | 24 )#define PA25_PF_A17 ( GPIO_PORTA | GPIO_PF | 25 )#define PA25_AF_ETMTRACEPKT1 ( GPIO_PORTA | GPIO_AF | 25 )#define PA26_PF_A18 ( GPIO_PORTA | GPIO_PF | 26 )#define PA26_AF_ETMTRACEPKT2 ( GPIO_PORTA | GPIO_AF | 26 )#define PA27_PF_A19 ( GPIO_PORTA | GPIO_PF | 27 )#define PA27_AF_ETMTRACEPKT3 ( GPIO_PORTA | GPIO_AF | 27 )#define PA28_PF_A20 ( GPIO_PORTA | GPIO_PF | 28 )#define PA28_AF_ETMPIPESTAT0 ( GPIO_PORTA | GPIO_AF | 28 )#define PA29_PF_A21 ( GPIO_PORTA | GPIO_PF | 29 )#define PA29_AF_ETMPIPESTAT1 ( GPIO_PORTA | GPIO_AF | 29 )#define PA30_PF_A22 ( GPIO_PORTA | GPIO_PF | 30 )#define PA30_AF_ETMPIPESTAT2 ( GPIO_PORTA | GPIO_AF | 30 )#define PA31_PF_A23 ( GPIO_PORTA | GPIO_PF | 31 )#define PA31_AF_ETMTRACECLK ( GPIO_PORTA | GPIO_AF | 31 )#define PB8_PF_SD_DAT0 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 8 )#define PB8_AF_MS_PIO ( GPIO_PORTB | GPIO_AF | 8 )#define PB9_PF_SD_DAT1 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 9 )#define PB9_AF_MS_PI1 ( GPIO_PORTB | GPIO_AF | 9 )#define PB10_PF_SD_DAT2 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 10 )#define PB10_AF_MS_SCLKI ( GPIO_PORTB | GPIO_AF | 10 )#define PB11_PF_SD_DAT3 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 11 )#define PB11_AF_MS_SDIO ( GPIO_PORTB | GPIO_AF | 11 )#define PB12_PF_SD_CLK ( GPIO_PORTB | GPIO_PF | GPIO_OUT | 12 )#define PB12_AF_MS_SCLK0 ( GPIO_PORTB | GPIO_AF | 12 )#define PB13_PF_SD_CMD ( GPIO_PORTB | GPIO_PF | GPIO_OUT | GPIO_PUEN | 13 )#define PB13_AF_MS_BS ( GPIO_PORTB | GPIO_AF | 13 )#define PB14_AF_SSI_RXFS ( GPIO_PORTB | GPIO_AF | 14 )#define PB15_AF_SSI_RXCLK ( GPIO_PORTB | GPIO_AF | 15 )#define PB16_AF_SSI_RXDAT ( GPIO_PORTB | GPIO_IN | GPIO_AF | 16 )#define PB17_AF_SSI_TXDAT ( GPIO_PORTB | GPIO_OUT | GPIO_AF | 17 )#define PB18_AF_SSI_TXFS ( GPIO_PORTB | GPIO_AF | 18 )#define PB19_AF_SSI_TXCLK ( GPIO_PORTB | GPIO_AF | 19 )#define PB20_PF_USBD_AFE ( GPIO_PORTB | GPIO_PF | 20 )#define PB21_PF_USBD_OE ( GPIO_PORTB | GPIO_PF | 21 )#define PB22_PFUSBD_RCV ( GPIO_PORTB | GPIO_PF | 22 )#define PB23_PF_USBD_SUSPND ( GPIO_PORTB | GPIO_PF | 23 )#define PB24_PF_USBD_VP ( GPIO_PORTB | GPIO_PF | 24 )#define PB25_PF_USBD_VM ( GPIO_PORTB | GPIO_PF | 25 )#define PB26_PF_USBD_VPO ( GPIO_PORTB | GPIO_PF | 26 )#define PB27_PF_USBD_VMO ( GPIO_PORTB | GPIO_PF | 27 )#define PB28_PF_UART2_CTS ( GPIO_PORTB | GPIO_OUT | GPIO_PF | 28 )#define PB29_PF_UART2_RTS ( GPIO_PORTB | GPIO_IN | GPIO_PF | 29 )#define PB30_PF_UART2_TXD ( GPIO_PORTB | GPIO_OUT | GPIO_PF | 30 )#define PB31_PF_UART2_RXD ( GPIO_PORTB | GPIO_IN | GPIO_PF | 31 )#define PC3_PF_SSI_RXFS ( GPIO_PORTC | GPIO_PF | 3 )#define PC4_PF_SSI_RXCLK ( GPIO_PORTC | GPIO_PF | 4 )#define PC5_PF_SSI_RXDAT ( GPIO_PORTC | GPIO_IN | GPIO_PF | 5 )#define PC6_PF_SSI_TXDAT ( GPIO_PORTC | GPIO_OUT | GPIO_PF | 6 )#define PC7_PF_SSI_TXFS ( GPIO_PORTC | GPIO_PF | 7 )#define PC8_PF_SSI_TXCLK ( GPIO_PORTC | GPIO_PF | 8 )#define PC9_PF_UART1_CTS ( GPIO_PORTC | GPIO_OUT | GPIO_PF | 9 )#define PC10_PF_UART1_RTS ( GPIO_PORTC | GPIO_IN | GPIO_PF | 10 )#define PC11_PF_UART1_TXD ( GPIO_PORTC | GPIO_OUT | GPIO_PF | 11 )#define PC12_PF_UART1_RXD ( GPIO_PORTC | GPIO_IN | GPIO_PF | 12 )#define PC13_PF_SPI1_SPI_RDY ( GPIO_PORTC | GPIO_PF | 13 )#define PC14_PF_SPI1_SCLK ( GPIO_PORTC | GPIO_PF | 14 )#define PC15_PF_SPI1_SS ( GPIO_PORTC | GPIO_PF | 15 )#define PC16_PF_SPI1_MISO ( GPIO_PORTC | GPIO_PF | 16 )#define PC17_PF_SPI1_MOSI ( GPIO_PORTC | GPIO_PF | 17 )#define PD6_PF_LSCLK ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 6 )#define PD7_PF_REV ( GPIO_PORTD | GPIO_PF | 7 )#define PD7_AF_UART2_DTR ( GPIO_PORTD | GPIO_IN | GPIO_AF | 7 )#define PD7_AIN_SPI2_SCLK ( GPIO_PORTD | GPIO_AIN | 7 )#define PD8_PF_CLS ( GPIO_PORTD | GPIO_PF | 8 )#define PD8_AF_UART2_DCD ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 8 )#define PD8_AIN_SPI2_SS ( GPIO_PORTD | GPIO_AIN | 8 )#define PD9_PF_PS ( GPIO_PORTD | GPIO_PF | 9 )#define PD9_AF_UART2_RI ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 9 )#define PD9_AOUT_SPI2_RXD ( GPIO_PORTD | GPIO_IN | GPIO_AOUT | 9 )#define PD10_PF_SPL_SPR ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 10 )#define PD10_AF_UART2_DSR ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 10 )#define PD10_AIN_SPI2_TXD ( GPIO_PORTD | GPIO_OUT | GPIO_AIN | 10 )#define PD11_PF_CONTRAST ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 11 )#define PD12_PF_ACD_OE ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 12 )#define PD13_PF_LP_HSYNC ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 13 )#define PD14_PF_FLM_VSYNC ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 14 )#define PD15_PF_LD0 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 15 )#define PD16_PF_LD1 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 16 )#define PD17_PF_LD2 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 17 )#define PD18_PF_LD3 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 18 )#define PD19_PF_LD4 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 19 )#define PD20_PF_LD5 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 20 )#define PD21_PF_LD6 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 21 )#define PD22_PF_LD7 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 22 )#define PD23_PF_LD8 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 23 )#define PD24_PF_LD9 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 24 )#define PD25_PF_LD10 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 25 )#define PD26_PF_LD11 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 26 )#define PD27_PF_LD12 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 27 )#define PD28_PF_LD13 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 28 )#define PD29_PF_LD14 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 29 )#define PD30_PF_LD15 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 30 )#define PD31_PF_TMR2OUT ( GPIO_PORTD | GPIO_PF | 31 )#define PD31_BIN_SPI2_TXD ( GPIO_PORTD | GPIO_BIN | 31 )/* * DMA Controller */#define DCR __REG(IMX_DMAC_BASE +0x00) /* DMA Control Register */#define DISR __REG(IMX_DMAC_BASE +0x04) /* DMA Interrupt status Register */#define DIMR __REG(IMX_DMAC_BASE +0x08) /* DMA Interrupt mask Register */#define DBTOSR __REG(IMX_DMAC_BASE +0x0c) /* DMA Burst timeout status Register */#define DRTOSR __REG(IMX_DMAC_BASE +0x10) /* DMA Request timeout Register */#define DSESR __REG(IMX_DMAC_BASE +0x14) /* DMA Transfer Error Status Register */#define DBOSR __REG(IMX_DMAC_BASE +0x18) /* DMA Buffer overflow status Register */#define DBTOCR __REG(IMX_DMAC_BASE +0x1c) /* DMA Burst timeout control Register */#define WSRA __REG(IMX_DMAC_BASE +0x40) /* W-Size Register A */#define XSRA __REG(IMX_DMAC_BASE +0x44) /* X-Size Register A */#define YSRA __REG(IMX_DMAC_BASE +0x48) /* Y-Size Register A */#define WSRB __REG(IMX_DMAC_BASE +0x4c) /* W-Size Register B */#define XSRB __REG(IMX_DMAC_BASE +0x50) /* X-Size Register B */?? 快捷鍵說(shuō)明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號(hào)
Ctrl + =
減小字號(hào)
Ctrl + -