PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
磁芯電感器的諧波失真分析 摘 要：簡述了改進(jìn)鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數(shù)對諧波測量的影響，提出了磁心性能的調(diào)控方向。 關(guān)鍵詞：比損耗系數(shù)， 磁滯常數(shù)ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家，在電感器和變壓器產(chǎn)品的總諧波失真指標(biāo)控制上，進(jìn)行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術(shù)上采取了不少有效措施，促進(jìn)了質(zhì)量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡稱THD，并不是什么新的概念，早在幾十年前的載波通信技術(shù)中就已有嚴(yán)格要求<1>。1978年郵電部公布的標(biāo)準(zhǔn)YD/Z17－78“載波用鐵氧體罐形磁心”中，規(guī)定了高μQ材料制作的無中心柱配對罐形磁心詳細(xì)的測試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產(chǎn)生的非線性失真。這種相對比較的實(shí)用方法，專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報(bào)、電話設(shè)備的遙測振蕩器和線路放大器系統(tǒng)，其非線性失真有很嚴(yán)格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時(shí)，所配用線圈應(yīng)用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測磁心配對安裝好后，先調(diào)節(jié)振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測得的主波電平 （P2）為+17.4 dB，然后在33′端子處測得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發(fā)現(xiàn)諧波失真的測量是一項(xiàng)很精細(xì)的工作，其中測量系統(tǒng)的高、低通濾波器，信號(hào)源和放大器本身的三次諧波衰耗控制很嚴(yán)，阻抗必須匹配，薄膜電容器的非線性也有相應(yīng)要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對磁心分選的誤判。 為了滿足多路通信整機(jī)的小型化和穩(wěn)定性要求， 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀(jì) 70 年代初，1409 所和四機(jī)部、郵電部各廠，從工藝上改變了推板空氣窯燒結(jié)，出窯后經(jīng)真空罐冷卻的落后方式，改用真空爐，并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料，在此基礎(chǔ)上，還實(shí)現(xiàn)了高μ7000～10000材料的突破，從而大大縮短了與國外企業(yè)的技術(shù)差異。當(dāng)時(shí)正處于通信技術(shù)由FDM（頻率劃分調(diào)制）向PCM（脈沖編碼調(diào)制） 轉(zhuǎn)換時(shí)期， 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優(yōu)鐵氧體材料<3>，其磁滯系數(shù)降為優(yōu)鐵
上傳時(shí)間： 2014-12-24
上傳用戶：7891
PCB設(shè)計(jì)問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時(shí)，情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí)，會(huì)產(chǎn)生錯(cuò)誤，但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多，有幾百個(gè)，將其他更重要的錯(cuò)誤淹沒了，如何使Verify Design會(huì)略掉這種錯(cuò)誤，或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤?！? 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個(gè)檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件?，F(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進(jìn)行，分別打開ECO與Design 工具盒，點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問： 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時(shí)V選擇1，怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事，因?yàn)橛袝r(shí)要使用兩種不同的過孔。答：PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答：首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制，ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答： 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起，而你教程里都會(huì)好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個(gè)軟件都不相同,所以需要多練習(xí)。 問： 尊敬的老師:您好！這個(gè)圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進(jìn)行檢查，怎么錯(cuò)誤就那么多，不知怎么改進(jìn)。請老師指點(diǎn)。這個(gè)圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進(jìn)。謝?。。。?！答：請注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請仔細(xì)閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動(dòng)建元件參數(shù)中有幾個(gè)不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置，以及SILK內(nèi)有個(gè)圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點(diǎn)間的距離.請根據(jù)元件資料自己計(jì)算。
標(biāo)簽： PCB 設(shè)計(jì)問題 集錦
上傳時(shí)間： 2013-10-07
上傳用戶：comer1123
共模干擾和差模干擾是電子、 電氣產(chǎn)品上重要的干擾之一，它們 可以對周圍產(chǎn)品的穩(wěn)定性產(chǎn)生嚴(yán)重 的影響。在對某些電子、電氣產(chǎn)品 進(jìn)行電磁兼容性設(shè)計(jì)和測試的過程 中，由于對各種電磁干擾采取的抑 制措施不當(dāng)而造成產(chǎn)品在進(jìn)行電磁 兼容檢測時(shí)部分測試項(xiàng)目超標(biāo)或通 不過EMC 測試，從而造成了大量人 力、財(cái)力的浪費(fèi)。為了掌握電磁干 擾抑制技術(shù)的一些特點(diǎn)，正確理解 一些概念是十分必要的。共模干擾 和差模干擾的概念就是這樣一種重 要概念。正確理解和區(qū)分共模和差 模干擾對于電子、電氣產(chǎn)品在設(shè)計(jì) 過程中采取相應(yīng)的抗干擾技術(shù)十分 重要，也有利于提高產(chǎn)品的電磁兼 容性。
上傳時(shí)間： 2014-01-16
上傳用戶：tdyoung
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
這個(gè) 天正建筑8.5破解版支持最新AutoCAD2012 CAD即計(jì)算機(jī)輔助設(shè)計(jì)(CAD-Computer Aided Design) 利用計(jì)算機(jī)及其圖形設(shè)備幫助設(shè)計(jì)人員進(jìn)行設(shè)計(jì)工作 。簡稱cad。 在工程和產(chǎn)品設(shè)計(jì)中，計(jì)算機(jī)可以幫助設(shè)計(jì)人員擔(dān)負(fù)計(jì)算、信息存儲(chǔ)和制圖等項(xiàng)工作。CAD還包含：電氣CAD、外貿(mào)結(jié)算CAD、加拿大元、冠狀動(dòng)脈性心臟病、計(jì)算機(jī)輔助診斷、服裝CAD等含義。 天正建筑8.5/8.0注冊機(jī)是一款通用的天正建筑注冊機(jī)，可以用于天正建筑8.5注冊算號(hào)，以及天正建筑8.0等低版本注冊算號(hào) 下面順便提供兩組免費(fèi)天正建筑注冊碼 機(jī)器碼：nf0def108c175002682b52cda 注冊碼：2F1091EF97ADFD859F077AE93D14E388CBD52D128DBF8395DC 機(jī)器碼：N984BE1A8F64990004E4B4CB4 注冊碼：2F6F48D81D9E4A856BFBBF4798248713860848FC7DCCC4372C 使用方法：將壓縮包全部下載后解壓，安裝雖然顯示是試用版，但等下破解后就是正式版了！ 加壓安裝后，打開軟件，會(huì)提示輸入注冊碼，這時(shí)打開注冊機(jī)，選天正建筑8.0破解，將授權(quán)碼復(fù)制到注冊機(jī)中，再點(diǎn)計(jì)算注冊碼，將計(jì)算出的注冊碼，復(fù)制到之前打開的天正軟件中，即注冊完成?。? 1、墻、柱、墻體造型、凸窗擋板、門窗套全面支持繪保溫層。 2、門窗系統(tǒng)大幅度改進(jìn)。新增在同一洞口插入多個(gè)門窗、門窗編號(hào) 利用AutoCAD圖形平臺(tái)開發(fā)的最新一代建筑軟件TArch 8.5，繼續(xù)以先進(jìn)的建筑對象概念服務(wù)于建筑施工圖設(shè)計(jì)，成為建筑CAD的首選軟件，同時(shí)天正建筑對象創(chuàng)建的建筑模型已經(jīng)成為天正日照、節(jié)能、給排水、暖通、電氣等系列軟件的數(shù)據(jù)來源，很多三維渲染圖也基于天正三維模型制作而成。 2008年9月天正建筑TArch軟件通過建設(shè)部科技成果的評估，在建筑設(shè)計(jì)領(lǐng)域二次開發(fā)方面達(dá)到國際先進(jìn)水平。 天正表格使用了先進(jìn)的表格對象，其交互界面類似Excel的電子表格編輯界面。表格對象具有層次結(jié)構(gòu)，用戶可以完整地把握如何控制表格的外觀表現(xiàn)，制作出有個(gè)性化的表格。更值得一提的是，天正表格還實(shí)現(xiàn)了與Excel的數(shù)據(jù)雙向交換，使工程制表同辦公制表一樣方便高效。 強(qiáng)大的圖庫管理系統(tǒng)和圖塊功能 天正的圖庫管理系統(tǒng)采用先進(jìn)的編程技術(shù)，支持貼附材質(zhì)的多視圖圖塊，支持同時(shí)打開多個(gè)圖庫的操作。 【天正建筑8.5破解版特色功能】 主要包括交互技術(shù)、圖形變換技術(shù)、曲面造型和實(shí)體造型技術(shù)等。 在計(jì)算機(jī)輔助設(shè)計(jì)中，交互技術(shù)是必不可少的。交互式cad系統(tǒng)， 指用戶在使用計(jì) cad系統(tǒng) 算機(jī)系統(tǒng)進(jìn)行設(shè)計(jì)時(shí)，人和機(jī)器可以及時(shí)地交換信息。采用交互式系統(tǒng)，人們可以邊構(gòu)思 、邊打樣、邊修改，隨時(shí)可從圖形終端屏幕上看到每一步操作的顯示結(jié)果，非常直觀。 圖形變換的主要功能是把用戶坐標(biāo)系和圖形輸出設(shè)備的坐標(biāo)系聯(lián)系起來；對圖形作平移、旋轉(zhuǎn)、縮放、透視變換 ；通過矩陣運(yùn)算來實(shí)現(xiàn)圖形變換。 計(jì)算機(jī)設(shè)計(jì)自動(dòng)化 計(jì)算機(jī)自身的cad，旨在實(shí)現(xiàn)計(jì)算機(jī)自身設(shè)計(jì)和研制過程的自動(dòng)化或半自動(dòng)化。研究內(nèi)容包括功能設(shè)計(jì)自動(dòng)化和組裝設(shè)計(jì)自動(dòng)化，涉及計(jì)算機(jī)硬件描述語言、系統(tǒng)級(jí)模擬、自動(dòng)邏輯綜合、邏輯模擬、微程序設(shè)計(jì)自動(dòng)化、自動(dòng)邏輯劃分、自動(dòng)布局布線，以及相應(yīng)的交互圖形系統(tǒng)和工程數(shù)據(jù)庫系統(tǒng)。集成電路 cad有時(shí)也列入計(jì)算機(jī)設(shè)計(jì)自動(dòng)化的范圍
上傳時(shí)間： 2013-11-01
上傳用戶：zwei41
根據(jù)汽車發(fā)動(dòng)機(jī)控制芯片的工作環(huán)境，針對常見的溫度失效問題，提出了一種應(yīng)用在發(fā)動(dòng)機(jī)控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點(diǎn)。同時(shí)還提出一種使用不同溫度系數(shù)的電阻進(jìn)行高階補(bǔ)償?shù)姆椒?，?shí)現(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實(shí)現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴(yán)格的發(fā)動(dòng)機(jī)溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動(dòng)機(jī)在不同工況下產(chǎn)生的電源紋波對輸出參考電壓的影響。
標(biāo)簽： 發(fā)動(dòng)機(jī) 溫差 基準(zhǔn)電壓源 環(huán)境
上傳時(shí)間： 2014-01-09
上傳用戶：ecooo
出了一種新型的低成本單相在線不間斷電源（UPS）。該系統(tǒng)包括具有功率因數(shù)校正（PFC）功能的整流/升壓轉(zhuǎn)換器和連接到DC-Link總線的兩橋臂逆變器，電池組通過一個(gè)非常簡單的系統(tǒng)可直接連接到DC-Link總線。采用6開關(guān)管的架構(gòu)，相對于傳統(tǒng)的8開關(guān)管全橋拓?fù)浣Y(jié)構(gòu)的系統(tǒng)降低了成本。即使在非線性負(fù)載下，該系統(tǒng)仍具有功率密度高和高品質(zhì)輸出電壓的特點(diǎn)。最后詳細(xì)描述了電路操作、分析以及模擬和實(shí)驗(yàn)結(jié)果。
上傳時(shí)間： 2013-11-04
上傳用戶：雨出驚人love
提出一種增加去耦支路損耗抑制電源分配網(wǎng)絡(luò)PDN中并聯(lián)諧振的方法。該方法通過在去耦支路引入一個(gè)串聯(lián)電阻，使PDN的損耗增加，從而抑制PDN并聯(lián)諧振。給出了理論模型，借助Hyperlynx PI仿真軟件在DM642板卡上進(jìn)行仿真實(shí)驗(yàn)。結(jié)果表明，在去耦支路引入一個(gè)0.45 Ω電阻，可將PDN并聯(lián)諧振處的品質(zhì)因數(shù)Q從282抑制到13。同時(shí)，分析了引入電阻對去耦效果的影響。當(dāng)引入電阻小于0.45 Ω時(shí)，可通過增加去耦電容并聯(lián)個(gè)數(shù)來補(bǔ)償引入電阻對去耦的影響。
標(biāo)簽： 電源分配 并聯(lián)諧振 網(wǎng)絡(luò)
上傳時(shí)間： 2013-11-16
上傳用戶：dick_sh
設(shè)計(jì)了一種新型的機(jī)載過壓保護(hù)電路。該電路以芯片LT4356和APL502L為主要器件，簡單可靠，能夠滿足防80 V/50 ms浪涌電壓要求。介紹了該防浪涌電壓保護(hù)電路主要特點(diǎn)和參數(shù)設(shè)計(jì)，并對該電路進(jìn)行了仿真分析。相應(yīng)實(shí)驗(yàn)結(jié)果表明，該電路是一種可靠有效的機(jī)載過壓保護(hù)電路。
標(biāo)簽： 機(jī)載 保護(hù) 防浪涌 電壓
上傳時(shí)間： 2013-10-10
上傳用戶：edward_0608
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
