由于永磁伺服電機(jī)具有轉(zhuǎn)子轉(zhuǎn)動(dòng)慣量 小，響應(yīng)速度快，效率高，功率密度高，電機(jī)體積小，消除電刷而減少噪音和維護(hù)等其他電機(jī)難以比擬的優(yōu)點(diǎn)，在高性能位置伺服領(lǐng)域，尤其為伺服電機(jī)組成的伺服系統(tǒng)應(yīng)用越來越廣泛。 永磁無刷電機(jī)有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機(jī)的伺服系統(tǒng) 目前實(shí)現(xiàn)永磁同步電動(dòng)機(jī)的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實(shí)現(xiàn)位置控制編程量較大，美國國際整流器公司針對(duì)高性能交流伺服驅(qū)動(dòng)要求，基于fpga技術(shù)開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運(yùn)動(dòng)控制芯片，設(shè)計(jì)了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越，結(jié)構(gòu)簡單，編程任務(wù)小，開發(fā)周期短等優(yōu)點(diǎn)，對(duì)其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
上傳時(shí)間： 2013-06-07
上傳用戶：zgu489
目前，織機(jī)向著高速化、智能化方向發(fā)展，無梭織機(jī)也越來越占主導(dǎo)地位，開發(fā)中高檔織機(jī)控制系統(tǒng)是當(dāng)前紡織機(jī)械領(lǐng)域的重要課題。織機(jī)的電子送經(jīng)和卷取控制系統(tǒng)是中高檔織機(jī)控制的關(guān)鍵技術(shù)之一，同時(shí)它也是無梭織機(jī)優(yōu)越于有梭織機(jī)的重要特征之一，因此研究送經(jīng)和卷取控制系統(tǒng)具有重要意義。 本文研究的內(nèi)容是織機(jī)的送經(jīng)和卷取控制系統(tǒng)，主要目的是保證織機(jī)在織造過程中紗線張力的動(dòng)態(tài)穩(wěn)定。主要工作如下： （1）在分析送經(jīng)卷取系統(tǒng)原理和功能的基礎(chǔ)上，提出了一種用較低成本完成所需控制功能的解決方案——以ARM嵌入式處理器S3C44B0為中心構(gòu)建硬件平臺(tái)，以嵌入式操作系統(tǒng)uClinux為基礎(chǔ)構(gòu)建軟件平臺(tái)。 （2）利用嵌入式處理器S3C44B0豐富的硬件資源，對(duì)電子送經(jīng)卷取控制系統(tǒng)進(jìn)行硬件設(shè)計(jì)：包括以S3C44B0為核心的最小系統(tǒng)電路的設(shè)計(jì)、與上位機(jī)通訊接口電路的設(shè)計(jì)、經(jīng)紗張力檢測與采樣電路的設(shè)計(jì)、伺服電機(jī)驅(qū)動(dòng)接口電路的設(shè)計(jì)和編碼器接口電路的設(shè)計(jì)等． （3）利用嵌入式操作系統(tǒng)uClinux高實(shí)時(shí)、多任務(wù)等優(yōu)點(diǎn)，對(duì)電子送經(jīng)卷取控制系統(tǒng)進(jìn)行軟件設(shè)計(jì)： ●在分析uClinux系統(tǒng)的特點(diǎn)和功能的基礎(chǔ)上，完成了在硬件電路板上的移植； ●在分析系統(tǒng)引導(dǎo)程序功能的基礎(chǔ)上，完成了Boot Loader的設(shè)計(jì)； ●完成了系統(tǒng)設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)：包括串口驅(qū)動(dòng)程序設(shè)計(jì)、A/D驅(qū)動(dòng)程序的設(shè)計(jì)和IIC驅(qū)動(dòng)程序的設(shè)計(jì)等； ●在對(duì)織機(jī)工藝了解的基礎(chǔ)上，以模塊化的思想完成了系統(tǒng)應(yīng)用程序的設(shè)計(jì)：包括張力傳感器數(shù)據(jù)采集模塊、控制算法模塊和通訊模塊等； （4）詳細(xì)介紹了整個(gè)控制系統(tǒng)的調(diào)試過程。 本文設(shè)計(jì)的系統(tǒng)能使控制的經(jīng)紗張力恒定，反應(yīng)快速，控制精度高，很好地解決了開車痕等問題，能滿足中高檔織機(jī)的要求，具有實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： ARM 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：athjac
隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：夢(mèng)雨軒膂
智能家庭信息系統(tǒng)是集自動(dòng)化、計(jì)算機(jī)、通信技術(shù)于一體的“3C”系統(tǒng)，它將各種家電產(chǎn)品結(jié)合成一個(gè)有機(jī)整體，實(shí)現(xiàn)了對(duì)家電設(shè)備進(jìn)行集中或異地控制和管理，以及能夠與外界進(jìn)行信息交互，以控制終端為突破口作為對(duì)家庭信息系統(tǒng)的研究，將有可能在以后的競爭中占據(jù)制高點(diǎn)，取得良好的經(jīng)濟(jì)和社會(huì)效益。 本課題開發(fā)的智能家庭信息系統(tǒng)是以實(shí)際項(xiàng)目為背景，對(duì)基于網(wǎng)絡(luò)的嵌入式家庭信息系統(tǒng)進(jìn)行了研究。通過對(duì)傳統(tǒng)智能家居的特點(diǎn)進(jìn)行分析，指出了目前市場上的智能家居系統(tǒng)的局限性，提出了基于短距無線網(wǎng)絡(luò)的現(xiàn)代智能家居系統(tǒng)是將來的發(fā)展趨勢(shì)。 接著對(duì)智能家居控制的系統(tǒng)構(gòu)架以及相關(guān)關(guān)鍵技術(shù)進(jìn)行了分析和比較，指出基于IEEE802.15.4的ZigBee技術(shù)是目前最適合無線家居控制系統(tǒng)的無線標(biāo)準(zhǔn)，并對(duì)該標(biāo)準(zhǔn)進(jìn)行了深入研究。 論文充分考慮到家庭信息化網(wǎng)絡(luò)的現(xiàn)狀和家庭內(nèi)部各信息家電的互連、集中控制、遠(yuǎn)程訪問與控制的需求，以及低成本實(shí)現(xiàn)的實(shí)際需要，及設(shè)備互連對(duì)傳輸帶寬和使用靈活性等特點(diǎn)的需要，設(shè)計(jì)了以無線ZigBee技術(shù)組成家庭網(wǎng)絡(luò)體系總體結(jié)構(gòu)，避免了在家庭內(nèi)部布線的缺陷，且滿足了功耗低，成本低，網(wǎng)絡(luò)容量大等要求。 設(shè)計(jì)了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標(biāo)準(zhǔn)的射頻收發(fā)器CC2420來實(shí)現(xiàn)ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨(dú)使用，也可以嵌入其它設(shè)備。 論文采用了免費(fèi)、公開的linux操作系統(tǒng)，并給出了在Linux上的開發(fā)流程。 最后，論文具體分析了無線ZigBee協(xié)議、ZigBee組網(wǎng)技術(shù)以及它們?cè)趯淼膹V泛應(yīng)用。深入地研究了HTTP超文本傳輸協(xié)議，設(shè)計(jì)了遠(yuǎn)程客戶端訪問和控制家用電器的界面，并給出了部分軟件設(shè)計(jì)流程圖。
標(biāo)簽： ARM 嵌入式系統(tǒng) 家 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：agent
psim中DLL生成使用的介紹與舉例，看了就能學(xué)會(huì)
上傳時(shí)間： 2013-06-27
上傳用戶：ecooo
能精確計(jì)算C語言延時(shí)程序中延時(shí)時(shí)間的小工具
標(biāo)簽： 計(jì)算 C語言 延時(shí)程序 延時(shí)
上傳時(shí)間： 2013-07-29
上傳用戶：357739060
該項(xiàng)目完成的是DVB-T發(fā)射機(jī)系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計(jì).DVB-T是ETSI(歐洲電信標(biāo)準(zhǔn)委員會(huì))提出的數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn),在業(yè)界影響很廣.整個(gè)DVB-T發(fā)射機(jī)系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項(xiàng)目組負(fù)責(zé)以FPGA為主體的硬件平臺(tái)的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計(jì),作者完成了2k模式下IFFT變換的軟件設(shè)計(jì).該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實(shí)現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2
標(biāo)簽： DVBT OFDM FPGA 發(fā)射機(jī)
上傳時(shí)間： 2013-05-17
上傳用戶：gundamwzc
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
音頻管理組件(Audio Management Unit，AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運(yùn)營對(duì)航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求，使得其維修維護(hù)工作極大地依賴于自動(dòng)測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實(shí)際工程項(xiàng)目， FPGA技術(shù)具備多種優(yōu)點(diǎn)，將其與民航測試設(shè)備結(jié)合研制一個(gè)用于檢測AMU故障的自動(dòng)測試系統(tǒng)，該系統(tǒng)將對(duì)AMU自動(dòng)完成部件維修手冊(cè)(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動(dòng)測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求；文章對(duì)可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點(diǎn)以及MAXL+plusⅡ軟件的設(shè)計(jì)流程進(jìn)行了說明，重點(diǎn)闡述了基于FPGA的DDS信號(hào)發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計(jì)實(shí)現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計(jì)與實(shí)現(xiàn)。在ARINC429接口設(shè)計(jì)中采用自頂向下，多層次系統(tǒng)設(shè)計(jì)的方法，用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計(jì)。測試結(jié)果表明基于FPGA的設(shè)計(jì)實(shí)現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價(jià)格昂貴的缺點(diǎn)。
標(biāo)簽： FPGA 飛機(jī) 音頻 測試系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：gzming
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-07-19
上傳用戶：woshiayin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
