采用Xilinx 公司Virtex- II Pro 系列FPGA 內嵌得SERDES 模塊———RocketIO 作為高速串行協(xié)議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現了兩板間基于數據幀的簡單高速串行傳輸, 并在ISE 環(huán)境中對整個協(xié)議進行了仿真, 當系統(tǒng)頻率為100MHz, 串行速率在2Gbps 時, 在驗證板上用chipscope 抓取的數據表明能夠實現兩板間數據的高速無誤串行傳輸。關鍵詞: RocketIO;高速串行傳輸;SERDES;協(xié)議
標簽：
RocketIO
高速串行
協(xié)議設計
上傳時間：
2013-10-21
上傳用戶：xy@1314
