國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
自香農(nóng)先生于1948年開(kāi)創(chuàng)信息論以來(lái)，經(jīng)過(guò)將近60年的發(fā)展，信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個(gè)重要分支，各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(yàn)(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯(cuò)碼，并已在數(shù)字電視、無(wú)線通信、磁盤(pán)存儲(chǔ)等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門(mén)的話題之一，用手機(jī)看北京奧運(yùn)，已經(jīng)成為每一個(gè)中國(guó)人的夢(mèng)想。最近兩年我國(guó)頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn)，分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動(dòng)多媒體(CMMB)即俗稱的手機(jī)電視標(biāo)準(zhǔn)。數(shù)字電視正與每個(gè)人走得越來(lái)越近，我國(guó)預(yù)期在2015年全面實(shí)現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯(cuò)碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點(diǎn)，相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級(jí)聯(lián)編碼方式，在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級(jí)聯(lián)編碼方式，在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級(jí)聯(lián)編碼方式。 本論文以目前最重要的三個(gè)與數(shù)字電視相關(guān)的標(biāo)準(zhǔn)：數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機(jī)電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點(diǎn)，深入研究它們的編碼方式，設(shè)計(jì)了這三個(gè)標(biāo)準(zhǔn)中的LDPC碼編碼器，并在FPGA上實(shí)現(xiàn)了前兩個(gè)標(biāo)準(zhǔn)的編碼芯片，實(shí)現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計(jì)時(shí)，提出一種改進(jìn)的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測(cè)試結(jié)果表明，芯片邏輯功能完全正確，速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求，具有一定的商用價(jià)值。
上傳時(shí)間： 2013-07-07
上傳用戶：327000306
本文將高效數(shù)字調(diào)制方式QAM和軟件無(wú)線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無(wú)線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對(duì)CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語(yǔ)言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對(duì)系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測(cè)調(diào)試相結(jié)合方法。 論文首先對(duì)16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真，并對(duì)實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號(hào)時(shí)域測(cè)試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對(duì)增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
上傳時(shí)間： 2013-07-10
上傳用戶：kennyplds
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來(lái)得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來(lái)進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門(mén)限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來(lái)改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來(lái)減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來(lái)方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-23
上傳用戶：磊子226
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求，將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì)；然后針對(duì)OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上，對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對(duì)串/并轉(zhuǎn)換，QPSK映射，過(guò)采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程，并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中，針對(duì)定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多，資源占用較大的問(wèn)題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-25
上傳用戶：14786697487
單片機(jī)與DSP之間通信問(wèn)題一直是大家關(guān)注得焦點(diǎn)，目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系 統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問(wèn)題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問(wèn)題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開(kāi)發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。
上傳時(shí)間： 2013-07-18
上傳用戶：abc123456.
模／數(shù)轉(zhuǎn)換是現(xiàn)代測(cè)控電路中非常重要的環(huán)節(jié)，它有并行和串行兩種數(shù)據(jù)輸出形式。目前，模／數(shù)轉(zhuǎn)換器ADC已被做成大規(guī)模集成電路，并有多種型號(hào)和種類可供選擇。本文介紹了AD7654的性能特點(diǎn)，并設(shè)計(jì)了AD76
標(biāo)簽： 7654 AD 高速AD轉(zhuǎn)換器 單片機(jī)接口
上傳時(shí)間： 2013-07-18
上傳用戶：sssnaxie
當(dāng)前，在系統(tǒng)級(jí)互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢(shì)。人們已經(jīng)意識(shí)到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號(hào)同步方法。基于串行I/O的設(shè)計(jì)帶來(lái)許多傳統(tǒng)并行方法所無(wú)法提供的優(yōu)點(diǎn)，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來(lái)越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計(jì)中，包括PC、消費(fèi)電子、海量存儲(chǔ)、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計(jì)算和控制、測(cè)試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過(guò)Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個(gè)物理通道綁定在一起形成一個(gè)虛擬鏈路。16個(gè)通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級(jí)路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲(chǔ)子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對(duì)帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過(guò)10Gbps。AdvancedTCA（先進(jìn)電信計(jì)算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺(tái)被提出并得到快速的發(fā)展。它由PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)（PICMG）開(kāi)發(fā)，其主要目的是定義一種開(kāi)放的通信和計(jì)算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘?hào)密度、標(biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長(zhǎng)度等特性，滿足當(dāng)前和未來(lái)高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計(jì)高速串行接口將為設(shè)計(jì)帶來(lái)巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個(gè)RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過(guò)渡提供了一個(gè)理想的連接平臺(tái)。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計(jì)傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對(duì)串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡(jiǎn)要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點(diǎn)檢測(cè)、擾碼、時(shí)鐘校正、通道綁定、預(yù)加重等。同時(shí)對(duì)AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計(jì)方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計(jì)工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時(shí)間： 2013-05-29
上傳用戶：frank1234
智能電表、水表、煤/燃?xì)獗怼崃勘淼却罅康爻霈F(xiàn)在人們的生活中，同時(shí)這些儀表的抄錄工作變得越來(lái)越煩瑣，工作量大，工作效率低，不僅給用戶帶來(lái)不便，而且會(huì)存在漏抄、誤抄、估抄的現(xiàn)象。隨著電子技術(shù)、通信技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，人工抄表已經(jīng)逐步被自動(dòng)抄表所代替。 集中器是一個(gè)數(shù)據(jù)集中處理器，是多對(duì)象自動(dòng)抄表系統(tǒng)的通信橋梁，負(fù)責(zé)對(duì)各智能表的數(shù)據(jù)進(jìn)行采集、存儲(chǔ)和管理，及時(shí)有效地向上位機(jī)傳輸數(shù)據(jù)并執(zhí)行上位機(jī)發(fā)送的指令。提高多對(duì)象集中器數(shù)據(jù)處理能力，有效完成上下行通信是多對(duì)象自動(dòng)抄表系統(tǒng)AMRS（Automation Meter Reading System）目前需要解決的關(guān)鍵問(wèn)題。 本文針對(duì)多對(duì)象集中器這樣一個(gè)較復(fù)雜的通信與控制系統(tǒng)，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當(dāng)多的硬件資源，硬件的擴(kuò)展和設(shè)計(jì)大大簡(jiǎn)化，ARM9（S3C2410）為工業(yè)級(jí)芯片，抗干擾能力強(qiáng)，能夠適應(yīng)運(yùn)行現(xiàn)場(chǎng)的較惡劣環(huán)境，8/16位微控制器運(yùn)算能力有限，對(duì)于較復(fù)雜的通信與控制算法難以順利完成；硬件平臺(tái)依賴性強(qiáng)，不利于軟件的開(kāi)發(fā)、升級(jí)與移植；在缺乏多任務(wù)調(diào)度機(jī)制的情況下，應(yīng)用軟件不僅實(shí)現(xiàn)難度大，且可靠性難以保證。 本文首先對(duì)多對(duì)象遠(yuǎn)程抄表系統(tǒng)的總體結(jié)構(gòu)進(jìn)行研究，主要研究了多對(duì)象遠(yuǎn)程抄表系統(tǒng)中集中器的軟件和硬件實(shí)現(xiàn)，對(duì)硬件資源進(jìn)行了外圍擴(kuò)展，對(duì)S3C2410微處理器芯片的外圍硬件進(jìn)行了擴(kuò)展設(shè)計(jì)，使之具備了滿足使用需求的最小系統(tǒng)硬件資源，包括時(shí)鐘、復(fù)位、電源、外圍存儲(chǔ)、LCD、RS-485通信模塊、CAN通信模塊等電路設(shè)計(jì)。實(shí)時(shí)時(shí)鐘為多對(duì)象集中器定時(shí)抄表提供時(shí)間標(biāo)準(zhǔn)；電源電路為多對(duì)象集中器系統(tǒng)提供穩(wěn)定電源；看門(mén)狗電路的設(shè)計(jì)保證多對(duì)象集中器系統(tǒng)可靠運(yùn)行，防止系統(tǒng)死機(jī)；數(shù)據(jù)存儲(chǔ)器主要用于存儲(chǔ)參數(shù)、變量、集中器自身的參數(shù)，負(fù)責(zé)智能表的參數(shù)以及智能表用量等。上行通道即多對(duì)象集中器與上位機(jī)之間的通信線路，采用CAN現(xiàn)場(chǎng)總線進(jìn)行通信；下行通道即多對(duì)象集中器與智能表之間的通信，采用RS-485總線進(jìn)行通信。軟件設(shè)計(jì)上，主要針對(duì)多對(duì)象集中器的數(shù)據(jù)存儲(chǔ)功能和串行通訊功能進(jìn)行程序編寫(xiě)。基于ARM的多對(duì)象遠(yuǎn)程抄表系統(tǒng)集中器可以實(shí)現(xiàn)多對(duì)象遠(yuǎn)程抄表，提高了數(shù)據(jù)處理能力，有效完成了上下行通信，可靠性強(qiáng)，穩(wěn)定性高，結(jié)構(gòu)簡(jiǎn)單。
標(biāo)簽： ARM 對(duì)象 遠(yuǎn)程抄表系統(tǒng) 集中器
上傳時(shí)間： 2013-06-07
上傳用戶：heminhao
隨著電力電子技術(shù)的發(fā)展，模塊化程度低、缺乏靈活性、設(shè)計(jì)復(fù)雜、標(biāo)準(zhǔn)化程度低等因素日益成為制約其發(fā)展的瓶頸。而電力電子結(jié)構(gòu)塊（PEBB）正是為解決以上問(wèn)題而提出的方法。因此研究利用PEBB來(lái)組建功率變換器具有一定的優(yōu)勢(shì)和重要的意義。 本文將電子技術(shù)和計(jì)算機(jī)技術(shù)等領(lǐng)域先進(jìn)的、成熟的集成相關(guān)的技術(shù)應(yīng)用于電力電子系統(tǒng)集成中，對(duì)電力電子系統(tǒng)集成中的操作系統(tǒng)、分布式控制技術(shù)和通信技術(shù)進(jìn)行了研究。 將電力電子系統(tǒng)進(jìn)行結(jié)構(gòu)劃分，分為PEBB功率部分和通用控制部分。對(duì)于功率部分，采用分立元件設(shè)計(jì)了一個(gè)半橋PEBB，包括主電路、保護(hù)電路、驅(qū)動(dòng)電路、吸收電路和濾波電路等。在分析和對(duì)比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數(shù)字通信接口。對(duì)于通用控制部分，選用具有高性價(jià)比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應(yīng)的外圍電路。采用USB主機(jī)控制芯片使其具有類似USB主機(jī)的功能，實(shí)現(xiàn)與PEBB的通信和方便“即插即用”的管理。在軟件設(shè)計(jì)上引入實(shí)時(shí)操作系統(tǒng)UC/OS-Ⅱ，采用多任務(wù)系統(tǒng)的形式，滿足電力電子操作系統(tǒng)實(shí)時(shí)性的要求。然后，用兩個(gè)半橋PEBB和一個(gè)通用控制器組成了一個(gè)單相全橋電壓逆變器，分析和解決PEBB之間的同步等問(wèn)題。最后給出并分析了實(shí)驗(yàn)結(jié)果。 通過(guò)上述工作，驗(yàn)證了PEBB對(duì)解決當(dāng)前電力電子技術(shù)系統(tǒng)集成問(wèn)題的可行性，為后續(xù)研究打下基礎(chǔ)。
上傳時(shí)間： 2013-07-12
上傳用戶：weddps
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
