<tfoot id="sywqs"></tfoot> 文章介紹了西門子ＭｉｃｒｏＭａｓｔｅｒ變頻器的 ＲＳ—４８５通信協議，利用ＶＢ６．０中的ＡｃｔｉｖｅＸ控件ＭＳＣｏｍｍ６．０通信控件實現了Ｗｉｎｄｏｗｓ９８下單臺微機與多臺變頻器的串行通信控制，并能實
上傳時間： 2013-05-17
上傳用戶：coolloo
本文介紹了通訊協議轉換器研究的背景意義和目前國內外發展的現狀，并詳細敘述了所選方案的設計過程。本協議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212，提供了高速穩定的硬件平臺。操作系統采用實時嵌入式操作系統μC/OS-Ⅱ，工作穩定，實時性強，移植方便。 本文的豐要內容如下：整體的設計思路，結構組成；系統硬件的設計，豐要包括網絡接口電路，USB接口電路，以及串口擴展電路；TCP/IP協議，豐要包括TCP協議，IP協議，ARP協議等；USB協議，豐要包括USB設備構架，USB數據流模型；串口數據轉以太網數據和 USB 數據以及太網數據和 USB 數據轉串口數據；嵌入式實時操作系統μC/OS-Ⅱ，豐要包括信號量，消息郵箱，消息隊列等；操作系統的移植，豐要包括與處理器相關的文件的改寫。整個系統的硬件和底層軟件部分已經完成，經串口調試軟件、USB總線監測軟件以及以太網數據監測軟件進行實際的收發數據實驗，驗證了方案的合理性。 在USB和以太網驅動程序的編寫中，查閱了大量的相關資料。對于USB協議，重點分析了USB協議的架構和數據流模型。對于TCP/IP協議，仔細分析了其封裝和分用，分析了TCP協議、IP協議、ARP協議的原理及程序的實現。對于操作系統的移植，給出了具體的實現步驟，并給出了豐要的代碼。
上傳時間： 2013-06-10
上傳用戶：f1364628965
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現,不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現,大大的降低了硬件實現的復雜度,并且因為在硬件實現上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數乘法器的特性對編碼電路進行優化.這些技術的采用大大的提高了RS編/解碼器的效率,節省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
這篇應用指南的目標讀者是數字 系統設計師，他們在研發過程中會用 到模擬和數字元器件，包括采用串行 總線的微控制器和DSP系統。本文討 論調試串行總線設計所面臨的挑戰和 新的解決方案，這些串行總線包括控 制器局域網 (CAN)、集成電路間總線 (I2C)、串行外設接口 (SPI) 或通用串行 總線 (USB)。
上傳時間： 2013-06-15
上傳用戶：user08x
本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統設計成可編程序系統，用戶只要稍加變更程序，則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計，系統采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。 測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優于傳統的方法。
上傳時間： 2013-04-24
上傳用戶：com1com2
本課題對DQPSK調制解調技術的FPGA實現進行了比較全面的研究，利用DQPSK調制技術實現了碼速200Kbps的調制器。調制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB，調制器設計達到預定要求。解調器硬件完成，軟件未全部實現，但完成了CIC濾波器、載波跟蹤環、位定時同步、并串轉換等幾個關鍵模塊的設計。對解調器做了實驗測試，驗證了相關模塊設計的正確性，解調器中重要的載波同步功能已能實現。 在本文中，主要介紹了DQPSK調制解調技術的FPGA實現。著重對差分編解碼、成形濾波器、Costas載波跟蹤環以及CIC濾波器進行了詳細敘述，對硬件設計則做了簡要的說明，給出了主要電路圖和實物圖。 在重要設計環節上，文中進行了比較細致的Matlab仿真及System View仿真，并給出了相關分析與說明。最后，采用VHDL 硬件描述語言對系統進行了設計與實現。文中對位定時同步以及CIC濾波器的可變速設計做了創新與改進。
上傳時間： 2013-05-22
上傳用戶：michael52
當代科學技術突飛猛進，極大促進了自動識別技術的發展——條形碼、光學字符識別、磁條(卡)、工C卡、語音識別、視覺識別、RFID等，其中，RFID無疑是最為前沿的自動識別技術，是一種非接觸式的識別技術；同時，隨著另外一項技術——嵌入式技術的飛速發展，機構小巧、性能優越、價格便宜、操作簡便的手持式數據自動讀寫設備發展尤為迅速。具體說來，一款好的手持式RFID讀寫器適用于工作現場，可以供工作人員對現場物品信息進行自動收集，而隨著嵌入式操作系統和網絡技術的應用，使讀寫器不僅有數據采集功能，而且可以對數據進行分析以供管理決策。在這其中，操作系統、芯片、總線、接口技術成為讀寫器的內核，嵌入式系統成為技術的代表。 隨著嵌入式操作系統(如linux、wirice.net)的出現，使得軟件開發人員在嵌入式系統和普通pc機上進行應用軟件開發不會感到太大的差別(借助于交叉開發環境，即在pc機上編譯連接，但生成的是目標機代碼)。但是，對于那些應用軟件開發者，往往對某一行業軟件開發比較熟悉卻對硬件有些陌生，熟悉硬件原理(嵌入式處理器架構、部件工作原理等)恰恰是構建一個嵌入式系統所必須的。因此，構建一個性能穩定、持續工作時間長、完善數據接口、方便讀寫器接口的手持式設備成為了當今一個比較熱門的技術領域。本項目就是根據以上事實，先分析了國內外研究現狀，再根據項目需求、生產成本以及RFID應用開發者的要求，決定采用以ARM920T為內核的$3C2410為嵌入式處理器、微軟公司力推的wiIice.net為嵌入式操作系統，設計開發了供RFID應用軟件開發者使用的手持式RFID讀寫器。針對手持式設備的特點和實際要求，對讀寫器軟硬件系統整體結構進行了規劃，完成了時鐘電路、nand flash存儲器接口電路、SDRAM電路、串行接口電路、RFID讀寫模塊接口電路、USB接口電路、無線通信模塊接口電路、LCD/觸摸屏接口電路的設計，并開發了讀寫器的二次發API;在wince.net平臺下，利用platform builder工具定制了適于讀寫器的操作系統，實現了嵌入式操作系統的設計，最后對整個系統進行了測試。
上傳時間： 2013-06-21
上傳用戶：yatouzi118
LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下，結合連續相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統誤碼率低于10-4。根據課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現的一個障礙；論文針對實際系統的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環編碼器和二階準循環編碼器。 對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后，在FPGA中硬件實現了串行準循環編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。
上傳時間： 2013-08-02
上傳用戶：林魚2016
正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
