利用8051串行口，和并行輸出串行移位寄存器74LS164擴(kuò)展一位數(shù)碼顯示在數(shù)碼顯示器上循環(huán)顯示0-9這10個(gè)數(shù)字。
上傳時(shí)間： 2014-01-25
上傳用戶：偷心的海盜
串行通信接口，嵌入式隔離RS485收發(fā)器
標(biāo)簽： 串行通信接口
上傳時(shí)間： 2017-06-07
上傳用戶：hwl453472107
RS-232、RS-422與RS-485都是串行數(shù)據(jù)接口標(biāo)準(zhǔn)，最初都是由電子工業(yè)協(xié)會(huì)（EIA）制 訂并發(fā)布的，RS-232在1962年發(fā)布，命名為EIA-232-E，作為工業(yè)標(biāo)準(zhǔn)，以保證不同廠家產(chǎn)品 之間的兼容。RS-422由RS-232發(fā)展而來(lái)，它是為彌補(bǔ)RS-232之不足而提出的。為改進(jìn)RS-232 通信距離短、速率低的缺點(diǎn)，RS-422定義了一種平衡通信接口，將傳輸速率提高到10Mb/s， 傳輸距離延長(zhǎng)到4000英尺（速率低于100kb/s時(shí)），并允許在一條平衡總線上連接最多10個(gè)接 收器
上傳時(shí)間： 2017-06-14
上傳用戶：gtzj
串行接收、提取GPS報(bào)文信息，存于單片機(jī)內(nèi)存單元。
上傳時(shí)間： 2017-06-25
上傳用戶：邶刖
UART是一種廣泛應(yīng)用于短距離、低速、低成本通信的串行傳輸接口.由于常用UART芯片比較復(fù)雜且移植性差,提出一種采用可編程器件FPGA實(shí)現(xiàn)UART的方法, 實(shí)現(xiàn)了對(duì)UART的模塊化設(shè)計(jì).首先簡(jiǎn)要介紹UART的基本特點(diǎn),然后依據(jù)其系統(tǒng)組成設(shè)計(jì)頂層模塊,再采用有限狀態(tài)機(jī)設(shè)計(jì)接收器模塊和發(fā)送器模塊,所有功能的實(shí)現(xiàn)全部采用VHDL進(jìn)行描述,并用Modelsim軟件對(duì)所有模塊仿真實(shí)現(xiàn).最后將UART的核心功能集成到FPGA上,使整體設(shè)計(jì)緊湊,小巧,實(shí)現(xiàn)的UART功能穩(wěn)定、可靠.
標(biāo)簽： UART FPGA 應(yīng)用于 低速
上傳時(shí)間： 2013-12-01
上傳用戶：zuozuo1215
系統(tǒng)實(shí)驗(yàn)板原理圖掌握七段碼顯示器硬件線路原理掌握用HD7279A 芯片 實(shí)現(xiàn)顯示的編程方法 HD7279A 是一片具有串行接口的,可同時(shí)驅(qū)動(dòng)8 位共陰式數(shù)碼管(或64 只獨(dú)立LED)的 智能顯示驅(qū)動(dòng)芯片該芯片同時(shí)還可連接多達(dá)64 鍵的鍵盤矩陣 HD7279A 內(nèi)部含有譯碼器可直接接受16 進(jìn)制碼HD7279A 還同時(shí)具有2 種譯碼方 式HD7279A 還具有多種控制指令如消隱閃爍左移右移段尋址等
上傳時(shí)間： 2014-01-23
上傳用戶：tedo811
說(shuō)明：Microchip Technology Inc.采用存儲(chǔ)容量為1 Kb至1Mb的低電壓串行電可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外設(shè)接口（Serial Peripheral Interface，SPI）的串行總線架構(gòu)，該系列器件支持字節(jié)級(jí)和頁(yè)級(jí)功能，存儲(chǔ)容量為512 Kb和1Mb的器件還通常與基于閃存的產(chǎn)品結(jié)合使用，具有扇區(qū)和芯片擦除功能。所需的總線信號(hào)為時(shí)鐘輸入（SCK）線、獨(dú)立的數(shù)據(jù)輸入（S1）線和數(shù)據(jù)輸出（SO）線。通過片選（CS）輸入信號(hào)控制對(duì)器件的訪問?？赏ㄟ^保持引腳（HOLD）暫停與器件的通信。器件被暫停后，除片選信號(hào)外的所有輸入信號(hào)的變化都將被忽略，允許主機(jī)響應(yīng)優(yōu)先級(jí)更高的中斷。整個(gè)SPI兼容系列器件都具有標(biāo)準(zhǔn)的8引腳PDIP和SOIC封裝，以及更高級(jí)的封裝，如8引腳TSSOP，MSOP.2x3DFN，5x6 DFN和6引腳SOT-23封裝形式。所有封裝均為符合RoHS標(biāo)準(zhǔn)的無(wú)鉛（霧錫）封裝。引腳圖（未按比例繪制）
上傳時(shí)間： 2022-06-20
上傳用戶：fliang
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡(jiǎn)稱。它是一種時(shí)分多路復(fù)用(TDM)、點(diǎn)對(duì)點(diǎn)的通信技術(shù)，即在發(fā)送端多路低速并行信號(hào)被轉(zhuǎn)換成高速串行信號(hào)，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號(hào)重新轉(zhuǎn)換成低速并行信號(hào)。這種點(diǎn)對(duì)點(diǎn)的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而大大降低通信成本。隨著對(duì)信息流量需求的不斷增長(zhǎng)，傳統(tǒng)并行接口技術(shù)成為進(jìn)一步提高數(shù)據(jù)傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術(shù)——SERDES正在取代傳統(tǒng)并行總線而成為高速接口技術(shù)的主流。本文闡述了介紹SERDES的架構(gòu)、關(guān)鍵技術(shù)、SERDES硬件設(shè)計(jì)要點(diǎn)以及測(cè)試方法。
上傳時(shí)間： 2022-06-30
上傳用戶：
基于USB的串行通信軟硬件設(shè)計(jì)
標(biāo)簽： USB 串行通信 軟硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-04
上傳用戶：eeworm
計(jì)數(shù)器,分頻器,鎖存器,驅(qū)動(dòng)器分冊(cè)
標(biāo)簽： 計(jì)數(shù)器 分頻器 分 鎖存器
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
